《可编程逻辑器件及应用》课程设计--基于FPGA的多功能数字时钟
《《可编程逻辑器件及应用》课程设计--基于FPGA的多功能数字时钟》由会员分享,可在线阅读,更多相关《《可编程逻辑器件及应用》课程设计--基于FPGA的多功能数字时钟(15页珍藏版)》请在毕设资料网上搜索。
1、摘摘 要要 本课程设计给出了一种基于 FPGA 的多功能数字时钟方法, 采用 EDA 作为开 发工具,VHDL 语言和图形输入为硬件描述语言,Quartus II 9.0 作为运行程序 的平台,编写的程序经过调试运行,波形仿真验证,下载到 EDA 实验箱的 FPGA 芯片,实现了设计目 该系统主要由分频模块、控制模块、计时模块、显示模块组成。经编译和 仿真所设计的程序,在可编程逻辑器件上下载验证,能够在数码管上完成年、 月、日和时、分、秒的分别显示,由按键输入进行数字时钟的校时、清零、暂 停功能。 关键词:EDA 技术;FPGA;数码管 AbstractAbstract The course
2、design gives a FPGA-based multifunctional digital clock using EDA as a development tool, VHDL language and graphical input hardware description language, the Quartus II 9.0 as a platform for running the program, written procedures debugging and running, the waveform simulation downloaded to the FPGA
3、 chip to achieve the design goals. The design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count, with the pause time, clear function and the hours and minutes setting function. The main system is made up of frequency modu
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 可编程逻辑器件及应用 可编程 逻辑 器件 应用 课程设计 基于 FPGA 多功能 数字 时钟
