1、摘摘 要要 本课程设计给出了一种基于 FPGA 的多功能数字时钟方法， 采用 EDA 作为开 发工具，VHDL 语言和图形输入为硬件描述语言，Quartus II 9.0 作为运行程序 的平台，编写的程序经过调试运行，波形仿真验证，下载到 EDA 实验箱的 FPGA 芯片，实现了设计目 该系统主要由分频模块、控制模块、计时模块、显示模块组成。经编译和 仿真所设计的程序，在可编程逻辑器件上下载验证，能够在数码管上完成年、 月、日和时、分、秒的分别显示，由按键输入进行数字时钟的校时、清零、暂 停功能。 关键词：EDA 技术；FPGA；数码管 AbstractAbstract The course
2、design gives a FPGA-based multifunctional digital clock using EDA as a development tool, VHDL language and graphical input hardware description language, the Quartus II 9.0 as a platform for running the program, written procedures debugging and running, the waveform simulation downloaded to the FPGA
3、 chip to achieve the design goals. The design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count, with the pause time, clear function and the hours and minutes setting function. The main system is made up of frequency modu
4、le, control module, time module, display module. After compiling the design and simulation procedures, the programmable logic device to download verification, the system can complete the year, month, day and the hours, minutes and seconds respectively, using keys to modify, clear , start and stop th
5、e digital clock. Key words：EDA technology; FPGA; digital clock; VHDL language; digital tube 目目 录录 1 绪论 . .1 1.1 课程背景 1 1.2 设计目的 1 2 总体设计流程说明 . 2 2.1 数字时钟的工作原理 . 2 3 单元模块设计流程 5 3.1 分频模块. 5 3.2 计数模块. 5 3.3 控制模块. 7 4 系统调试说明及分析 . 10 5 总结 11 6 附录 12 1 1 绪论 1.1课程背景 如今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与 传统的电子产
6、品在设计上的显著区别师大量使用大规模可编程逻辑器件，使产 品的性能提高，体积缩小，功耗降低.同时广泛运用现代计算机技术，提高产品 的自动化程度和竞争力，缩短研发周期。EDA 技术正是为了适应现代电子技术 的要求，吸收众多学科最新科技成果而形成的一门新技术。 EDA 技术以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻 辑描述主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开 发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子 系统到硬件系统的逻辑编译，逻辑化简，逻辑分割，逻辑映射，编程下载等工 作。最终形成集成电子系统或专用集成芯片的一门新技术。 这次课程设计利用 VHDL 硬件描述语言结合可编程逻辑器件进行的， 并通过 数码管动态显示计时结果。利用可编程逻辑器件具有其他方式没有的特点，它 具有易学，方便，新颖，有趣，直观，设计与实验项目成功率高，理论与实践 结合紧密，体积小，容量大，I/O 口丰富，易编程等特点，应用非常方便。所 以，本次设计采用可编程逻辑器件实现。 1.2 设计目的 现在电子技术的应用无处不在，电子技术正在不断地改变我们的生活
