数字电路课程设计---数字电子钟逻辑电路设计
《数字电路课程设计---数字电子钟逻辑电路设计》由会员分享,可在线阅读,更多相关《数字电路课程设计---数字电子钟逻辑电路设计(12页珍藏版)》请在毕设资料网上搜索。
1、 数字电路课程设计 课题:数字电子钟逻辑电路设计 姓 名: 学 号: 指导老师: 2011.12.23 摘要 数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传 统的机械钟相比,它具有走时准确、显示直观、无机械传动装置等优 点,因而得到了广泛的应用;小到人们日常生活中的电子手表,大到 车站、码头、机场等公共场所的大型数显电子钟。 目录目录 一、设计目的一、设计目的 4 二、设计任务二、设计任务 4 三、方案设计三、方案设计 4 四、电路安装与调试四、电路安装与调试 . 9 五、数据分析五、数据分析 10 六、所用元件清单六、所用元件清单 . 10 七、设计收获体会七、设计收获体会 . 1
2、1 八、致谢八、致谢 11 九、参考文献九、参考文献 12 一、设计目的一、设计目的 1.掌握数字电子钟的设计、组装与调试方法。 2.熟悉集成元器件的选择和集成电路芯片的逻辑功能及使用方法。 3.熟悉仿真软件的使用。 二、设计任务二、设计任务 用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟,要 求如下: 1.由晶振电路产生 1HZ 标准秒信号。 2.秒、分为 0059 六十进制计数器。 3.时为 0023 二十四进制计数器。 4.周显示从 1 到日为七进制计数器。 5.可手动校正:能分别进行秒、分、时、日的校正。只要将开关置于 手动位置,可分别对秒、分、时、日进行手动脉冲输入调整或连
3、续脉 冲输入的校正。 6.整点报时。 整点报时电路要求在每个整点前鸣叫五次低音 (500HZ) , 整点时再鸣叫一次高音(1000HZ) 。 三、三、方案设计方案设计 1.系统设计原理框图 显示器显示器 译码器译码器 7进制周进制周 计数器计数器 显示器显示器 译码器译码器 24进制时进制时 计数器计数器 显示器显示器 译码器译码器 60进制分进制分 计数器计数器 显示器显示器 译码器译码器 60进制秒进制秒 计数器计数器 日校日校 分校分校 时校时校 秒校秒校 单次或连续脉冲单次或连续脉冲晶体振荡器晶体振荡器分频器分频器 1Hz 2. 运用单片机知识,使用 AT89C51 单片机芯片控制电路
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 课程设计 数字 电子钟 逻辑 电路设计
