开题报告表-基于FPGA的信号发生器设计

《开题报告表-基于FPGA的信号发生器设计》由会员分享，可在线阅读，更多相关《开题报告表-基于FPGA的信号发生器设计（5页珍藏版）》请在毕设资料网上搜索。

1、 武汉轻工大学学生毕业设计（论文）学生开题报告表武汉轻工大学学生毕业设计（论文）学生开题报告表 课题名称 基于 FPGA的信号发生器设计 课题类型 设计 课题来源 纵向 导 师 学生姓名 学 号 专 业 电子信息科学 与技术 开题报告内容： （调研资料的准备，目的、要求、思路与预期成果；任务完成的阶段、 内容及时间安 排；完成设计（论文）所具备的条件因素等。 ） 一、工程背景一、工程背景 以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布 局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件 可以被用来实现一些基本的逻辑门

2、电路（比如 AND、OR、XOR、NOT）或者更复杂一些的组 合功能比如解码器或数学方程式。在大多数的 FPGA 里面，这些可编辑的元件里也包含记 忆元件例如触发器（Flipflop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把 FPGA 内部的逻辑块连接起来，就好像一个 电路试验板被放在了一个芯片里。一个出厂后的成品 FPGA 的逻辑块和连接可以按照设计 者而改变，所以 FPGA 可以完成所需要的逻辑功能。 FPGA 一般来说比 ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功 耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误

3、和 更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的 FPGA。因为这些芯片有比较 差的可编辑能力，所以这些设计的开发是在普通的 FPGA 上完成的，然后将设计转移到一 个类似于 ASIC 的芯片上。另外一种方法是用 CPLD（复杂可编程逻辑器件备） 。 利用 FPGA 技术进行电子系统设计，最终目标是完成专用集成电路 ASIC 的设计和实 现。基于可编程器件 FPGA 技术主要包括一下要素： （1）FPGA使用描述语言使用描述语言 硬件描述语言（HDL）是一种用文本形式来描述和设计电路的语言，它可以使电子系 统设计者利用这种语言来描述自己的设计思想和电子系统的行为并建立模型，然后利用 E

4、DA 工具进行仿真，自动综合到门级电路，可用 ASIC 或 CPLD/FPGA 实现其功能。目前其 中最有代表性的是美国国防部开发 VHDL（Very-High-Speed Integrated Circuit HDL） ， Verilog 公司开发的 Verilog HDL。HDL（IEEE1164）和 Verilog HDL（IEEE1364）被 IEEE 列为工业标准， VHDL 主要用于描述数字系统的结构，行为，功能和接口。VHDL 语言形式及描述风格与句 法类似于一般的计算机高级语言。VHDL 的程序结构特点是，将一项工程设计实体（可以 是一个元件，一个电路模块或一个系统）分成外部（

5、即端口）或内部。在对一个设计实体 定义了外部界面后，一旦其内部开发完成，其它设计就可以直接调用这个实体。这种设计 实体分成内外部分的概念就是 VHDL 系统设计的基本点。 （2）软件开发环境、工具软件开发环境、工具 MAX+PLUS II是 Altera公司的第三代 CPLD开发工具软件，它集成了可编程逻辑器 件的设计环境。它可以在多种平台上运行提供了灵活和高效的界面。设计者无需精通器件 内部的复杂结构，只需用自己熟悉的设计输入工具（原理图，波形图或硬件描述语言等） 进行设计输入。MAX+PLUS II将这些设计软件换成目标结构所要求的格式，从而使设计 者能够轻松的掌握和使用 MAX+PLUS

6、 II软件。 MAX+PLUS II具有以下特点：开放的接口。与结构无关（指 VHDL描述逻辑综合前 与结构无关） 。多平台。完全集成化。多种设计库。模块化工具。硬件描述语 言（HDL） 。开放核的特点。Megacore功能。 （3）ASIC 可编程器件可编程器件 可编程逻辑器件（PLD，Programmable Logic Device）即部分功能可由软件程序更改 的器件。它是当前数字系统设计的主要硬件基础，是硬件编程语言 VHDL的物理实现工 具。可编程逻辑器件使用计算机，利用软件，硬件对器件进行系列编程，然后通过程序指 挥芯片配置连线和编程器件，把应连接的元件，单元连接起来。根据用户编写的不同程序 就可以制造出有不同电路功能的器件。并在设计阶段进行仿真（Emulation）使得微电子 设计实现了早期集成和软硬件联合验证。 CPLD实际是一个子系统部件，具有可编程性和实现方案容易改动的特点。它具有更 高的集成度，它允许更多的输入信号，乘积和宏单元。CPLD内含多个 I/O 块和逻辑块。 这些逻辑块可以使用可编程内连线的布线来实现相互间联系。每