全芯片设计高性能电驱动热点检测的解决方案外文翻译(译文)
《全芯片设计高性能电驱动热点检测的解决方案外文翻译(译文)》由会员分享,可在线阅读,更多相关《全芯片设计高性能电驱动热点检测的解决方案外文翻译(译文)(11页珍藏版)》请在毕设资料网上搜索。
1、PDF外文:http:/ 1 中文 5380 字 出处: Quality Electronic Design (ISQED), 2012 13th International Symposium on. IEEE, 2012: 223-227 全芯片设计高性能电驱动热点检测的解决方案 使用一种新的装置参数匹配技术 Rami F. Salem, Mohamed Al-Imam, Abdelrahman ElMously, Haitham Eissa, Ahmed Arafa,and Mohab H. Ani
2、s, Mentor Graphics Corporation The American University in Cairo 摘要 随着集成电路制造技术的不断发展, IC 设计已成为一个非常复杂的过程。设计师不仅要考虑正常设计和参数布局,而且还要保证全芯片的功能和设计程序在工业生产过程中不受到影响。在目前的工业生产过程中,设计师会通过大量的模拟来找出设计参数的可能变化取值范围并作为依据来设计全芯片的功能。与此同时,对芯片布局需要进行一个非常耗时的感知模拟(如光刻模拟)过程,从而会影响整个设计周期的时间。在本文中,我们提出了一个快速的物理布局可
3、制 造性设计( DFM),对全芯片设计时利用载流子检测出热点区域,无需广泛的电气和过程模拟。新算法的提出是为了开发一种新解决方案。我们是利用 45 纳米产业技术用 FIR(有限脉冲响应)对芯片进行检查。所提出的方法是能够定义一个位于 FIR(有限脉冲响应)关键路径经历 17%的直流电流值的变化带来的影响的过程和设计背景的电热点列表。用传统的电气和过程模拟需要几小时,与之相比使用 FIR 对全芯片进行检测的总时间大约只需要 3 分钟。 关键词:流程的变化, 可制造性设计( DFM),光刻变化,应力影响,电气可制造性设计( E-DFM) , 集成电路参数成品率
4、,电热点。 11 2 I.引言 随着工艺技术的不断发展芯片的特征尺寸从 90nm 已降低到 45nm,由于随机缺陷,工艺变化,系统性良率问题导致快速的良率提升已经变得越来越难以实现,还有其他的一些限制一起被称为面向可制造性设计( DFM)的问题。特征尺寸在90 纳米及以下的芯片中,往往是布局热点出现问题。为了避免生产时因为制造工业和有关布局热点出现问题,当务之急是解决这些热点是由不同的 DFM 技术寻址产生的。成功的 DFM 技术,可以确保高成品率通过并将制造感知模型带入设计阶段,以找出并消除在生产过程
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 芯片 设计 性能 机能 驱动 热点 热门 检测 解决方案 外文 翻译 译文
