毕业论文--基于FPGA的等精度频率计的设计

《毕业论文--基于FPGA的等精度频率计的设计》由会员分享，可在线阅读，更多相关《毕业论文--基于FPGA的等精度频率计的设计（44页珍藏版）》请在毕设资料网上搜索。

课 题 : 基于 FPGA 的等精度频率计的设计 姓 名 : 王海波 学 号 : 10242630105 院 系：电子信息与控制工程 班 级：电子信息（专） 指导教师 : 杜德 提交日期： 2013 年 5 月 13 号 摘 要 摘要： 根据等精度测量的原则，提出了一种基于 FPGA的等进度数字频率计设计方案。 介绍了等精度的多周期同步测频原理 ,并对其测量精度和特点同传统测量方法进行了对比分析 ,证明了多周期同步测频方法的优势。 基于周立功公司生产的 EasyFPGA030 开发板， 在 Libero8.5 集成 开发软件环境下 ,采用硬件编程语言 VerilogHDL 编写计数器模块，除法器模块，并且用Synplify 进行综合， ModelSim 进行仿真 并且给出它们的仿真结果， Designer 进行布局布线，利用 FlashPro 和并口线下载到开发板上。 利用 AT89C51单片机与共阳极 LED数码管对测量结果进行动态显示 。利用74LS244三态缓冲器和三极管对电流进行放大，使得 LED数码管更亮。利用74LS14集成施密特触发器的反相器进行信号的整形。 经过仿真下载验证 ,能够实现等精度测频功能，频率测量范围 1Hz 1MHz，证明该设计方案切实可。 关键词 ：等精度；频率测量； FPGA； VerilogHDL； Libero。