毕业论文----基于FPGA的UART设计(含外文翻译）

《毕业论文----基于FPGA的UART设计(含外文翻译）》由会员分享，可在线阅读，更多相关《毕业论文----基于FPGA的UART设计(含外文翻译）（53页珍藏版）》请在毕设资料网上搜索。

1、 摘要 摘要摘要 通用串口是远程通信接口，在数字系统使用很普遍，是一个很重要的部件。 本论文使用 Verilog HDL 语言描述硬件功能，利用 QuartusII 5.0 在 FPGA 芯 片上的综合描述,采用模块化设计方法设计 UART （通用异步收发器） 的各个模块。 其中包括波特发生器，程序控制器，UART 数据接收器和 UART 数据发送器，本文 采用的外部时钟为 48MHZ，波特率为 9600。在 QuartusII 5.0 和 Modelsim6.0 环境下进行设计、编译和仿真。最后的程序编译仿真表明系统数据完全正确。 关键词:VerilogHDL; UART;帧格式;FPGA；

2、 Abstract Abstract In this paper, the use of hardware description languages Verilog VHDL function, the use of Alteras FPGA chips, the design of modular design method of UART (Universal Asynchronous Receiver Transmitter) of each module, including Porter, generators, process controllers, UART receiver

3、 data and the UART transmitter data. QuartusII 5.0 and Modelsim6.0 in environment design, compilation, simulation and downloading. Finally, simulation results show that the procedures for compiling data entirely correct. Key words: VerilogHDL; UART; frame format; FPGA 目录 目录目录 第一章 绪论 1 1.1 引言 1 1.2 什

4、么是 V erilog HDL？ . 1 1.3 历史 . 2 1.4 主要能力 2 1.5 模块 . 4 1.6 数据流描述方式 5 第二章片上系统 SOC 与 FPGA 的现状 6 2.1 片上系统 SOC 介绍 . 6 2.2 FPGA 技术介绍 6 2.3 FPGA 核心设计流程 7 2.3.1 设计流程图 . 7 2.3.2 关键步骤的实现 . 8 2.3.2.1 功能仿真 8 2.3.2.2 逻辑综合 9 2.3.2.3 前仿真 9 2.3.2.4 布局布线 . 140 2.3.2.5 后仿真（时序仿真） 151 第三章 UART 设计 162 3.1 UART 的帧格式 162 3.2 UART 模块 . 173 3.2.1 主要引脚功能介绍. 173 3.2.2UART 主体程序 . 184 3.3UART 发送模块 . 195 3.3.1UART 的数据发送服务 . 195 3.3.2UART 的数据发送操作 .16 3.3.3UART 的数据发送模块程序 17 3.3.4UART 的数据发送模块程序仿真图 . 240 3.4UART 接收模块 .