课程设计---数字时钟电路设计

《课程设计---数字时钟电路设计》由会员分享，可在线阅读，更多相关《课程设计---数字时钟电路设计（9页珍藏版）》请在毕设资料网上搜索。

1、数字数字时时钟电路设计钟电路设计 课程设计任务书课程设计任务书 一、课程设计应达到的目的：课程设计应达到的目的： 1. 熟悉巩固所学的数字电路理论知识和技术； 2. 学习掌握工程初步设计的基本技能； 3 培养学生查阅技术资料的能力，培养学生综合运用所学理论知识和实践知识独 立完成课题的工作能力。 二二 要求完成的主要任务要求完成的主要任务: : 用中、小规模集成电路设计一台能显示时、分秒的数字电子钟，要求如下： 1. 由 555 定时器电路产生 1HZ 标准秒信号。 2. 秒、分为 00-59 六十进制计数器。 3. 时为 00-23 二十四进制计数器。 三三 基本要求：基本要求： 1. 能够

2、实现数字钟的基本计时功能； 2. 至少设计一种数字钟的扩展功能； 3. 要求依据数字钟原理设计、制定实验方案，并撰写课程设计论文要求符合模板 的相关要求，字数要求 2000 字以上。 指导教师签名：指导教师签名： 年年 月月 日日 设计方案的选择与论证设计方案的选择与论证 1 1 系统原理框图系统原理框图 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准 时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳 定。通常使用石英晶体振荡器电路构成数字钟。图 1 所示为数字钟的一般构成框图。 图图 1.1.系统框图系

3、统框图 由图 1 可知，电路的工作原理是：数字钟电路由主体电路和扩展电路两大部分组成。 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满 60 后向 分计数器个位进位，分计数器计满 60 后向小时计数器个位进位并且小时计数器按照“24 翻 1”的规律 计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒 2.2.方案设计与论证方案设计与论证 码管管 码管管 码管管 码管管 译码器 计数器 译码器 译码器 译码器 计数器 译码器 码管管 计数器 译码器 码管管 计数器 计数器 计数器 震荡电路 分频电路分频电路 2.12.1 时间脉冲产生电路时

4、间脉冲产生电路 图图 2.1 5552.1 555 定时器构成的振荡器定时器构成的振荡器 接通电源 VCC后，Vcc经电阻 R1和 R2对电容 C 冲电，其电压 uc按由 0 按指数规律上升。随着冲电达 到饱和，电容 C 开始放电 uc随之下降。由于电容 C 上的电压 uc将在 2/3Vcc 和 1/3Vcc 之间来回冲电和 放电，从而使电路产生了振荡，输出矩形脉冲。 一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可 以采用由集成电路定时器 555 与 RC 组成的多谐振荡器。如图 2.1 所示。设振荡频率 f=1KHz，R2 为可 调电阻，微调 R2 可以调出 1KHz 输出。 2.2.2 2 分频器电路分频器电路 选用三片 74LS90 进行级联，因为每片为 1/10 分频器，三片级联好 获得 1Hz 标准秒脉冲。其电路图如下： 图图 2.2 2.2 计数器级联的分频电路计数器级联的分频电路 2.3 2.3 计数器电路计数器电路 2.3.1 2.3.1 六十进制