《数字电子技术》课程设计--基于FPGA的数字电子时钟设计与实现

《《数字电子技术》课程设计--基于FPGA的数字电子时钟设计与实现》由会员分享，可在线阅读，更多相关《《数字电子技术》课程设计--基于FPGA的数字电子时钟设计与实现（21页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术课程设计 基于 FPGA 的数字电子时钟设计与实现 完成日期完成日期 20112011 年年 1 1 2 2 月月 系 部: 电子与信息工程系 专业班级： 09 秋电子（1）班? 小组成员： XX XX XX 指导教师： XX XX 目录 一所用设备与器材 1 1.1 仪器设备 1 1.2 器件 1 二系统方案 1 2.1 设计思想 1 2.1.1 课题背景综述 1 2.1.2 Quartus II 软件介绍以及如何使用 . 1 2.2 工作原理及系统框图 3 三软件方案 5 3.1 程序流程图 5 3.2 程序清单 7 四调试及结果. 13 4.1 模块仿真. 13 4.2 系

2、统仿真 . 15 4.3 程序下载 . 17 4.4 分析运行结果 . 19 1 一一所用设备与器材所用设备与器材 1.1 仪器设备 DE2-70、PC 机、GWINSTEC SFG_2010 1.2 器件 数码管、LED 灯、微动开关、拨动开关、USB-BLEAST 模块、电源模块 二二系统方案系统方案 2.12.1 设计思想设计思想 2.1.1 课题背景 数字时钟与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有 更长的使用寿命。 此外， 数字时钟可以扩展一些额外的功能， 诸如定时自动报警、 按时自动打铃、时间程序自动控制、定时广播、自动开关路灯、通断动力设备、 甚至各种定时电器的

3、自动启用等，但是所有这些，都是以钟表数字化为基础的。 因此，研究万年历及扩展其应用，有着非常现实的意义。由于现场可编程门阵列 （FPGA） 具有门阵列的高逻辑密度和高可靠性以及可编码逻辑器件的用户可编程 特性，因此，在 FPGA 基础上设计万年历可以很大程度的减少系统设计和维护的 风险，降低产品成本，缩短设计周期。 2.1.2 Quartus2.1.2 Quartus IIII 软件软件 Quartus II 是 Altera 公司的综合性 PLD 开发软件，支持原理图、VHDL、 VerilogHDL 以及 AHDL（Altera Hardware Description Language）

4、等多种设计 输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完 整 PLD 设计流程。Quartus II 可以在 XP、Linux 以及 Unix 上使用，除了可以使 用 Tcl 脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速 度快，界面统一，功能集中，易学易用等特点。 2 Quartus II 支持 Altera 的 IP 核， 包含了 LPM/MegaFunction 宏功能模块库， 使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第 三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三 方 EDA 工具。此外，Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合，可以方便地实现各种 DSP 应用系统；支持 Altera 的片上可编程系统 （SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一 种综合性的开发平台。Maxplus II 作为 Altera 的上一代 PLD 设计软件，由