课程设计——6位数字频率计

《课程设计——6位数字频率计》由会员分享，可在线阅读，更多相关《课程设计——6位数字频率计（20页珍藏版）》请在毕设资料网上搜索。

1、 数字电子技术课程设计报告数字电子技术课程设计报告 题题 目目：6 位数字频率计 学学 年年：2009-2010 学学 期期： 2 2 专专 业业电子信息工程 班班 级级： 学学 号号： 姓姓 名名： 指导教师指导教师： 时时 间间： 2010 2010 年年 3 3 月月 8 8日日 2010 2010 年年 3 3 月月 11 11 日日 第 页 一、设计任务书一、设计任务书 目目 录录 一、设计任务书一、设计任务书 二、设计框图及整体概述二、设计框图及整体概述 三、各单元电路的设计方案及原理说明三、各单元电路的设计方案及原理说明 四、结果分析四、结果分析 五、体会和总结五、体会和总结 附

2、录一、电路设计总图附录一、电路设计总图 附录二、附录二、50MHz变成变成 2Hz的模块的模块 VHDL 语言源程序语言源程序 附录三、附录三、FPGAFPGA 实验开发板实验开发板 EP2C5T144C8EP2C5T144C8 芯片管脚锁定表芯片管脚锁定表 设计一个 6 位数字频率计，测量范围为 000000999999； 应用 QuartusII_7.2 以自底向上层次化设计的方式设计电路原理图； 应用 FPGA 实验开发板下载设计文件，实现电路的功能。 二、设计框图及整体概述二、设计框图及整体概述 1.设计框图设计框图 2、主要芯片及作用、主要芯片及作用 T 触发器：将 2HZ 的频率翻

3、转成 1HZ。 74192：1 个 74HC192 能实现 09 的计数功能， 6 个 74HC192 可以连成 0999999 的计数。 74374：是 8 位的锁存器，可以选用 3 个来设计 24 位的锁存器。74374 将计数器输出的测量 数据暂时储存起来，并提供给数码管显示。 7448：是 BCD7 段译码器，用来显示测量结果。 3、设计原理说明、设计原理说明 数字频率计是专门用于测量交流信号周期变化速度的一种仪器， 频率的定义是每秒时间 内交流信号（电压或电流）发生周期性变化的次数。 因此频率计的任务就是要在 1 秒钟时间内数出交流信号从低电平到高电平变化的次数， 并将测得的数据通过

4、数码管显示出来。 50MHz 时钟信号通过模块 VHDL 语言源程序变成 2Hz 的时钟信号，通过 T 触发器将 2HZ 翻转成 1HZ，1HZ 经过分频产生 3 个电平信号，1 秒脉宽的高电平提供给计数器工作； 1 秒脉宽的高电平提供给锁存器工作；0.5 秒脉宽的高电平用于计数器清零。有了这三个电 平信号，就可以用 6 片 74192 工作来计数 000000999999，74374 用来锁存计数器输出的测 量数据，再用 7448 译码器来显示出来。 三、各单元电路的设计方案及原理说明三、各单元电路的设计方案及原理说明 1. 时钟分频模块时钟分频模块 VCC clk_50m INPUT clk_1hz OUTPUT clk1clk fenpin inst PRN CLRN TQ TFF inst2 VCC 时钟分频原理图时钟分频原理图 原理：50MHz 时钟信号通过模块 VHDL 语言源程序变成 2Hz 的时钟信号。将 T 触发器 的 T 端接高电平，T 触发器则转化为 T触发器，2HZ 的脉冲通过它变为 1H