加法器课程设计---四位二进制同步加法计数器

《加法器课程设计---四位二进制同步加法计数器》由会员分享，可在线阅读，更多相关《加法器课程设计---四位二进制同步加法计数器（17页珍藏版）》请在毕设资料网上搜索。

1、 I 课程设计任务书课程设计任务书 学 院 专 业 学生姓名 班级学号 课程设计题目 四位二进制同步加法计数器(缺 0000,0001,0100,0101) 实践教学要求与任务实践教学要求与任务: : 1.了解数字系统设计方法。 2.熟悉 ISE 仿真环境及 VHDL 下载。 3.熟悉 Multisim 仿真环境。 4.设计实现四位二进制同步加法计数器（缺 0000,0001,0100,0101） 工作计划与进度安排工作计划与进度安排: : 第一周:熟悉 Multisim 及 Xilinx 及 Xilinx ISE 环境，练习数字系统设计方法 第二周:(1)在 ISE 环境中仿真实现四位二进制

2、同步加法计数器（缺 0000,0001,0100,0101）。 (2)在 Multisim 环境中仿真实现四位二进制同步加法计数器（缺 0000,0001,0100,0101）,并通过虚拟仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 II 目录目录 一、课程设计目的一、课程设计目的 . 1 二、设计框图二、设计框图 . 1 三、三、实现实现过程过程 . 1 1、Xilinx ISE10.1 实现过程实现过程(VHDL) . 1 1、1、建立工程 . 2 1、2、调试程序 . 4 1、3、波形仿真 . 5 1、4、引脚

3、锁定与下载 . 7 1、5、仿真结果分析 . 10 2 2、Multisim10Multisim10 实现过程实现过程( (电路设计电路设计) ) 10 2、1、设计原理 . 10 2、2、基于 Multisim 的设计电路. 13 2、3、虚拟观察的波形 . 14 2、4、仿真结果分析 . 14 四、四、设计设计总结总结 . 15 五、参考文献五、参考文献 . 15 - 1 - 四位二进制 加法计数器 一一. 课程设计的目的课程设计的目的 1.了解数字系统设计原理及方法。 2.熟悉 Xillinx ISE 仿真环境及 VHDL 下载。 3.熟悉 Mutisim仿真环境。 4.设计实现（四位二

4、进制加法计数器（缺 0000,0001,0100,0101） ） 。 二、设计框图二、设计框图 输入计数器脉冲 CP C 送给高位的进位信息 由题目可知，无效状态为 0000、0001、0100、0101 根据二进制递增计数的 规律，可看出状态图如图 1 所示。 0010 0011 0110 0111 1000 1001 1111 1110 1101 1100 1011 1010 图 1 状态图 三、实现三、实现过程过程 1、Xilinx ISE10.1 实现过程实现过程(VHDL) 代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity count16 is PORT (cp,r:IN STD_LOGIC; q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); end count16; - 2 - ARCHITECTURE Behavioral OF cou