基于SOPC的嵌入式数字秒表课程设计

《基于SOPC的嵌入式数字秒表课程设计》由会员分享，可在线阅读，更多相关《基于SOPC的嵌入式数字秒表课程设计（20页珍藏版）》请在毕设资料网上搜索。

1、 1 目录目录 一 摘 要 3 二 课题简介. 3 三 实验总体设计. 6 四 数字秒表的工作原理及设计过程. 7 五 设计过程 . 19 六 结论 24 七 参考文献 25 2 一、摘一、摘 要要 目前数字电子技术已经广泛地应用于计算机，自动控制，电子测量仪表， 电视，雷达，通信等各个领域。随着信息技术和网络技术的高速发展，嵌入式产 品日益广泛地渗透到日常生活、 科学研究和军事技术等领域。 人们在日常生活中， 有很多时候要精确地计算时间，但往往因为人为因素造成人们不愿意看到的误 差。秒表是日常生活中比较常用的精确计时工具，特别是在体育竞技以及生产科 研中，跳动精确的秒表更是有着不可替代的作用

2、。过去机械秒表的设计制作极为 复杂，而且成本高、不稳定给使用者带来了不少的困扰。但是随着电子技术的飞 速发展，电子秒表的出现彻底改变了这一局面，电子秒表以其成本低廉、工作稳 定、走时精确、操作简单在人类的工作生活中得到了广泛的应用。秒表的出现， 解决了传统的由于人为因素造成的误差和不公平性。本设课程设计是主要采用 sopc 技术基于 FPGA 的数字秒表的设计，利用 Verilog HDL 语言和 Quartus II 软件以及 FPGA 实验操作平台来实现的。 本论文的重点是用硬件语言 Verilog HDL 来描述数字秒表，偏重于软件设计。大致内容是首先简单介绍了 EDA 的现状和前 景，

3、 Verilog HDL 语言特点，应用平台 FPGA，之后阐述了数字秒表的设计思想 和大体的设计流程，最后进入本设计的核心设计部分，用 Verilog HDL 语言设 计数字秒表电路，着重对各个模块进行了详细的分析和说明。 【关键词】Verilog HDL 语言；Quartus II 软件；数字秒表；SOPC 技术 二、课题简介二、课题简介 SOPC 技术是美国 Altrea 公司于 2000 年最早提出的，并同时推出了相应的 开发软件 Quartus II。SOPC 是基于 FPGA 解决方案的 SOC，与 ASIC 的 SOC 解决 方案相比，SOPC 系统及其开发技术具有更多的特色，构

4、成 SOPC 的方案有多种途 径，我们主要用到的是：基于 FPGA 嵌入 IP 硬核的 SOPC 系统 2.32.3 基于基于 FPGAFPGA 嵌入嵌入 IPIP 硬核的硬核的 SOPCSOPC 系统系统 即在 FPGA 中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多 采用了含有 ARM 的 32 位知识产权处理器核的器件。尽管由这些器件构成的嵌入 式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务 的完成具有更好的适应性， 通常必须为此处理器配置许多接口器件才能构成一个 完整的应用系统。如除配置常规的 SRAM、DRAM、Flash 外，还必须配置网络通信 接口、串行通信接口、USB 接口、VGA 接口、PS/2 接口或其他专用接口等。这样 3 会增加整个系统的体积、功耗，而降低系统的可靠性。但是如果将 ARM 或其他知 识产权核，以硬核方式植入 FPGA 中，利用 FPGA 中的可编程逻辑资源和 IP 软核， 直接利用 FPGA 中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就 能很好地解决