组成原理课程设计报告_-4PPM码解码器设计与实现

《组成原理课程设计报告_-4PPM码解码器设计与实现》由会员分享，可在线阅读，更多相关《组成原理课程设计报告_-4PPM码解码器设计与实现（18页珍藏版）》请在毕设资料网上搜索。

1、学校 -I- 目目 录录 第第 1章章 总体设计方案总体设计方案 .1 1.1 设计原理 .1 1.2 设计思路 .1 1.3 设计环境 .1 第第 2章章 详细设计方案详细设计方案 .3 2.1 总体方案的设计与实现 .3 2.1.1 总体方案的逻辑图 .3 2.1.2 器件的选择与引脚锁定 .3 2.2 功能模块的设计与实现4 2.2.1 移位寄存器模块的设计与实现 4 2.2.2 计数器模块的设计与实现 6 2.2.3 4-2 编码电路模块的设计与实现 .8 2.2.4 并串转换模块的设计与实现 10 2.3 仿真调试12 第第 3章章 编程下载与硬件测试编程下载与硬件测试 .14 3.

2、1 编程下载14 3.2 硬件测试及结果分析14 参考文献参考文献 .15 附附 录录 .16 大学课程设计报告 错误错误!未指定书签。未指定书签。第 2 章 详细设计 方案 -1- 第 1 章 总体设计方案 1.1 设计原理设计原理 4PPM 码（0001 0010 0100 1000）经过解码后变成二进制数字序列（11 10 01 00） 。用移位寄存器来实现 4PPM 码串行输入，用相应的逻辑门电路实现 4-2 编码 器，以及用改进的移位寄存器二进制序列串行输出，同时加上相应的时钟控制， 通过这四部分组成 4PPM 码解码器，实现 4PPM 码到二进制序列的解码。 1.2 设计思路设计思

3、路 4ppm码解码器的设计主要包含如下 4 个部分： 移位寄存器； 计数器； 4-2 编码器； 串行输入并行输出转换器。 在 4 个部分中分别设计实现相应功能的器件，包括逻辑门、D 触发器、时钟 信号等。在连接具体电路时配合相应脉冲和门电路以达到预期效果。4ppm 码解 码器的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成 4ppm.bit 文件并下载到 XCV200 可编程逻辑芯片中，经硬件测试验证设计的正确 性。 1.3 设计环境设计环境 （1）EDA 环境环境 Xilinx foundation f3.1 设计软件设计软件 Xilinx Foundation F31 是 X

4、ilinx 公司主要的可编程器件开发工具，它可用来开发 Xilinx 公司的 Spartan，Virtex，XC3000，XC4000， XC5200 系列的 FPGA 芯片和 XC9500 系列 大学课程设计报告 错误错误!未指定书签。未指定书签。第 2 章 详细设计 方案 -2- 的 CPLD 芯片。该平台功能强大，主要用于百万逻辑门级的设计和 1Gbs 的高速通信内核 的设计。利用该系统可完成从设计构想到比特流下载的全部过程。该平台以工程管理器为主 界面，同时集成了 Xilinx 公司以及其他公司的一些优秀软件。 设计入口工具包括原理图编辑器、 有限状态机编辑器、 硬件描述语言 （HDL） 编辑器、LogiBLOX 模块生成器、Xilinx 内核生成器等软件。其功能是：接收各 种图形或文字的设计输入， 并最终生成网络表文件。 设计实现工具包括流程引擎、 限制编辑器、基片规划器、FPGA 编辑器、FPGA 写入器等软件。设计实现工具 用于将网络表转化为配置比特流，并下载到器件