间接补码阵列乘法器的设计组成原理课程设计报告

《间接补码阵列乘法器的设计组成原理课程设计报告》由会员分享，可在线阅读，更多相关《间接补码阵列乘法器的设计组成原理课程设计报告（19页珍藏版）》请在毕设资料网上搜索。

1、 课课 程程 设设 计计 报报 告告 课程设计名称：计算机组成原理课程设计计算机组成原理课程设计 课程设计题目：间接补码阵列乘法器的设计间接补码阵列乘法器的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期：2015年1月16日 -I- 目目 录录 第第 1章章 总体设计方案总体设计方案 1 1.1 设计原理 1 1.2 设计思路 2 1.3 设计环境 . 2 第第 2章章 详细设计方案详细设计方案 5 2.1 顶层方案图的设计与实现. 5 2.1.1 创建顶层图形设计文件 5 2.1.2 器件的选择与引脚锁定 5 2.1.3 编译、综合、

2、适配 6 2.2 功能模块的设计与实现. 6 2.2.1 细胞模块的设计与实现 . 6 2.2.2 全加器模块的设计与实现 . 7 2.3 仿真调试11 第第 3章章 编程下载与硬件测试编程下载与硬件测试 13 3.1 编程下载. 13 3.2 硬件测试及结果分析. 13 参考文献参考文献 15 附录（电路原理图）附录（电路原理图） 16 -1- 第 1 章 总体设计方案 1.1 设计原理设计原理 由于计算机采用补码做加减运算， 所以设计阵列补码乘法器能避免码制转换， 提高机器效率。可以利用原码阵列乘法器来设计补码阵列乘法器，这时需要在计 算前先进行原码-补码的转换。乘法器的常规设计是适用“串

3、行移位”和“并行 加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，不 能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速 的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并 行乘法器。阵列乘法器采用类似于人工计算的方法进行乘法运算。人工计算方法 是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结 果。 如图 1.1 所示， 用乘数的每一位直接去乘被乘数得到部分积并按位列为一行， 每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。将各次部分积 求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。

4、 011010 * 001001 _ 011010 000000 000000 011010 000000 000000 _ 00011101010 图图 1.1 1.1 人工计算乘法示例人工计算乘法示例 阵列乘法器采用类似人工的计算方法来完成乘法计算。阵列的每一行送入乘 -2- 数的每一位数位，而各行错开形成的每一斜列送入被乘数的每一数位。该方案所 用加法器数量很多,但内部结构规则性强,标准化程度高, 适于用超大规模集成电 路的批量生产。 1.2 设计思路设计思路 一、整体部分：阵列乘法器采用的是先逐位求解部分积，由于求解每一位的 部分积是并行完成的，因此可以节省很多的计算时间，由于本课程设计要求的是 设计一个六位乘六位的阵列乘法器，最高位为符号位，因此此阵列乘法器的整体 设计包括 25 个加法器模块， 加法器模块中由一个与门和一个全加器构成， 由四个 与门、两个异或门、一个三端接口的或门构成的全加器为底层设计，采用原理图 设计输入方式，所谓的全加器就是就是两个数 X、Y 及进位输入 CIN 相加可得全 加和 POU