课程设计---智力竞赛抢答器设计

《课程设计---智力竞赛抢答器设计》由会员分享，可在线阅读，更多相关《课程设计---智力竞赛抢答器设计（10页珍藏版）》请在毕设资料网上搜索。

1、专业课程设计（一） 课程设计说明书 1 智力竞赛抢答器设计 1 技术指标 设计一个四组抢答器，有人抢答时，蜂鸣器发声，同时优先抢答者对应的指 示灯亮，而后抢答者对应的指示灯不亮。主持人具有将抢答器复原的功能。 2 设计方案及其比较 2.1 方案一 图 1.1 用 CC4042 实现的四位抢答器电路图 工作原理: 主持人按下复位开关 S，使与非门 G2 输出为 1，此时时钟 E0 ，故芯片处于信号 0D3D 状态，当 AD 中有一按钮先按下，例如 A 先按下， 则 O0=D0=1， O0=0,对应的二极管亮， 蜂鸣器响， 同时， 与非门 G1 输出高电平， G2 输出低电平，则 CP=0。E0

2、由”1”变”0”,处下降沿，第一信号被锁存，其他按 钮按下也不起作用。主持人清零，进行下一轮抢答。 专业课程设计（一） 课程设计说明书 2 所用器件引脚图及功能 图 1.2 CC4042 锁存器引脚图 表 1 CC4042 锁存器功能表 输入 输出 E0 E1 D O O L L d d d L X 锁存 H H d d d H X 锁存 功能：CC4042 包含四个锁存器电路。输入的数据在由 E1 选择的 E0 电平期 间传送至 O 和 O输出端，当 E1=0，在 0E0 电平期间传送,当 E1=0，在 0E0 电平 期间传送。当 E0 电平转换时，输入端数据在此期间保持在输出端。 E0 时

3、钟输入端 E1 时钟方式控制端 D0D3 数据输入端 O0O3 原码数据输出端 O0O3 反码数据输出端 H 高电平 L 低电平 低到高电平跳变 高到低电平跳变 X 任意 专业课程设计（一） 课程设计说明书 3 图 1.3 CC4012 四输入正向逻辑与非门 2.2 方案二 图 2.1 用 4D 触发器所设计的 4 位抢答器电路图 工作原理：主持人用 K 端清零后，开始抢答。选手按下 AD 任一个开关，例 如，按下 A 开关，则 1Q 输出高电平，对应的二极管亮，蜂鸣器响。同时，1Q 输出低电平，则与门 G1 输出低电平，与非门 G2 输出，使 CLK 处于高电平，触发 器停止工作， 其他选手

4、若按下开关也不会起作用。 主持人清零， 进行下一轮抢答。 VDD 正电源 VSS 地 I1I8 数据输入端 O1,O2 数据输出端 逻辑表达式 Y=DCBA 专业课程设计（一） 课程设计说明书 4 所用器件引脚图及功能 图 2.2 74ls175 四 D 边沿触发器引脚图 表 2 74ls174 四 D 边沿触发器功能表 输入 输出 CLR CLK D Q Q L X X L H H H H L H L L H H L X Q0 Q0 功能：CLR 为清零端，低电平有效。当 CLR 为高电平时，在时钟 CLK 上升沿作用下，Q 与数据端 D 相一致，当 CLK 为高 电平或低电平时，D 对 Q 没有影响。 H 高电平 L 低电平 低到高电平跳变 X 任意 Q0 规定的稳态输入条件建立 前 Q 的电平 Q0 规定的补码稳态输入条件 建立前 Q的电平或 Q0 的补码 VCC 正电源 GND 地 CLK 时钟输入端 CLR 清零端 1D4D 输入端 1Q4Q 输出端 1Q4Q反相输出端