数字电路-EDA课程设计--五人抢答器

《数字电路-EDA课程设计--五人抢答器》由会员分享，可在线阅读，更多相关《数字电路-EDA课程设计--五人抢答器（8页珍藏版）》请在毕设资料网上搜索。

1、 1 一、设计说明一、设计说明 1.1 设计思路设计思路 五个参赛者每人一个开关，主持人控制总开关，主持人置高电平后，系统进入准备 工作。有人正常抢答时，相应的二极管发光，有人违规抢答时，蜂鸣器响五秒。我设计 的方案由五个高低电平控制相应的发光二极管，第六个用于主持人复位。因此把整个课 题分成两个模块：抢答器、计时器。 1.2 模块介绍模块介绍 1.3 本次设计中用了两个模块：计时器模块和抢答器模块。计时器模块是用 74160 制 成，用来控制蜂鸣器响应时间。抢答器模块用五个 D 触发器和五个 LED 指示灯制成，完 成第一个开关置高电平后相应灯亮并封锁其它指示灯，使其余开关置高电平后灯不亮功

2、 能。 1.3 真值表真值表 1.3.1 74160 十进制加法计数器十进制加法计数器 A、B、C、D 为数据输入端，LDN 为置数端，低电平有效，CLER 是清零端，低 电平有效，ENT 和 ENP 是使能端，高电平有效，CLK 为时钟输入端，QA、QB、QC、 QD 为数据输出端，RCO 为进位输出端。图如下所示。 2 1.3.2 D 触发器触发器 二、原理图二、原理图 2.1 计时器模块原理图计时器模块原理图 此计时器是用 74160 制成 5 进制计数器， 将 CLRN 与 CLK 用或门连接再与输出端相 与。当 CLRN 输入 0 时，QA、QB、QC 输出 0，输入 1 时，计数器

3、开始工作。计数到五 时，输出端通过与门将 CLK 信号封锁，使计时器保持五不变。 3 2.2 抢答器模块原理图抢答器模块原理图 C1 为置零端，主持人控制，D1 到 D5 由每位选手控制。L1 到 L5 为发光二极管，主 持人置低电平后, L1 到 L5 都被置零。当主持人置为高电平时，抢答开始，最先抢答者对 应的二极管发光，通过与门将 CLK 信号封锁，并输入到 DFF 中，则其他选手在按键时， 输出不会有影响，则实现了一人抢答后，其他人不能再做答。若重新开始则主持人再按 C1 清零即可。 4 2.3 总设计原理图总设计原理图 将两个模块组合加上蜂鸣器制成总电路图，实现抢答器功能。 三、波形

4、仿真图三、波形仿真图 3.1 计时器模块波形仿真图计时器模块波形仿真图 3.2 抢答器模块波形仿真图抢答器模块波形仿真图 5 3.3 总电路波形仿真图总电路波形仿真图 四、管脚锁定及硬件连线四、管脚锁定及硬件连线 6 4.1 D1C2 管脚锁定及硬件连线管脚锁定及硬件连线 D1-K 为开关，管脚锁定 SW8、SW7、SW6、SW5、SW4、SW3 对应引脚号 PIN53、 47、 46、 45、 44、 41。 C2 使用自定义扩展接口 MBIO126， 引脚号为 PIN196。 4.2 L1-L5 管脚锁定管脚锁定 L1-L5 为指示灯，管脚锁定 LED IO1-LED IO5，引脚号为 PIN12、13、14、15、 17。 7 4.3 SPEAKER 管脚锁定管脚锁定 SPEAKER 为蜂鸣器，管脚锁定 SPEAKER,引脚号为 PIN38。 五、总结五、总结 带着欣喜与疲倦，我们结束了一周的 EDA 课程设计，回想刚拿到题目时候的困惑 与紧张，出现错误时的反复修改冥思苦想，设计电路正确可进行模拟时不正常显示的 不知所措，心急气愤。当最后看到自己的劳动成果与题目相符时