毕业论文——多功能数字钟

《毕业论文——多功能数字钟》由会员分享，可在线阅读，更多相关《毕业论文——多功能数字钟（28页珍藏版）》请在毕设资料网上搜索。

1、 毕毕 业业 论论 文（设文（设 计）计） 作作 者者: 学学 号：号： 系系 部部: 专专 业业: 电子信息科学与技术 （方（方 向）向）: 题题 目目: 多功能数字钟 指导老指导老师师 讲师/硕士 提交日期提交日期 2014 年 5 月 12 日 南京大学 毕业论文(设计) i 摘 要 近年来，科学技术发展飞速，人们的生活质量也不断提高。传统的时钟已经无法 满足现代人的生活要求。 多功能数字钟无论在形态还是在性能上都改变了原有的风格。 本次设计基于原始的数字钟，在此基础上增加了诸项功能。不仅具备时，分，秒 计数功能，另外增加了校时功能，整点报时功能，闹钟功能以及数字跑表功能。设计 中采用了

2、 EDA 技术，使用硬件描述语言 Verilog HDL 对各大功能模块的逻辑功能进行 代码编写。于 QuartusII 软件环境下，采用层次化设计与模块化设计的方法，由各个功 能模块连接建立顶层图，构成基于 FPGA 的多功能数字钟。 设计实验板的主芯片为 EP3C25Q240C8，多功能数字钟由分频器模块，时钟计数 模块，校时控制模块，闹钟模块，整点报时与音乐演奏模块，数据选择模块，译码显 示模块，按键去抖动模块和数字跑表模块构成。经过程序编译和模块仿真，在实验板 上下载验证，该系统可以完成时，分，秒的正常显示，通过按键切换功能模式，进入 闹钟时间设定，校时，数字跑表模式。可以手动调整时间

3、，设定闹钟及数字跑表计时。 关键词：FPGA； Verilog HDL； 数字钟； 南京大学 毕业论文(设计) ii THE DIGITAL CLOCK WITH STOPWATCH FUCTION ABSTRACT In recent years, the rapid development of science technology, quality of life is also rising. Traditional clock has been unable to meet the requirements of modern life. Both in the form of mu

4、lti-function digital clock or in the performance has changed the original style. The design is based on the original digital clock, on the basis of it increased various functions. Not only have the time, minutes, seconds count function, also add the function of adjusting time, the whole point timeke

5、eping function, alarm function and digital stopwatch functions. EDA technology used in the design, using Verilog HDL hardware description language for logic functions in major functional modules of code to write. Under Quartus II software environment, using hierarchical design methods and modular de

6、sign, the top chart established by the various functional modules connecting each other, constitute FPGA-based multifunctional digital clock. The main system chip of design experiment board is EP3C25Q240C8, multifunctional digital clock is composed of the divider module, the clock counting module, the adjust time control module, the alarm module, the whole point timekeeping and music module, the data selection module, the decoding module,