数字电子课程设计

《数字电子课程设计》由会员分享，可在线阅读，更多相关《数字电子课程设计（15页珍藏版）》请在毕设资料网上搜索。

1、 0 目录目录 1. 课程设计的目的和作用. 1 1.1 课程设计的目的和作用. 1 2.设计任务. 1 2.1 三位二进制减法器（无效态 001，100） 1 2.2 基于 74161 芯片仿真设计 240 进制计数器并显示计数过程. 1 3.基本原理. 2 3.1 三位二进制减法器（无效态 001，100）和基于 74161 芯片仿真设计 240 进制计数器并显示过程. 2 4.实验步骤：. 2 4.1 同步减法计数器：. 2 4.2 基于 74161 芯片仿真设计 240 进制计数器并显示计数过程. 6 5 仿真效果图. 7 5.1.1 三位二进制减法器（无效态 001，100）仿真效果

2、图. 7 5.1.2 仿真结果分析 9 5.2.1 基于 74161 芯片仿真设计 240 进制计数器仿真效果图 10 5.2.2 仿真结果分析 11 6 设计总结和体会. 11 7 参考文献. 12 1 1.课程设计的目的和作用课程设计的目的和作用 1.11.1 课程设计的目的和作用课程设计的目的和作用 1.学会使用数字电子实验平台 2.熟悉各个芯片和电路的接法 3.熟练掌握设计触发器的算法 4.懂得基本数字电子电路的功能，会分析，会设计 2.设计任务设计任务 2.12.1 三位二进制加法器（无效态三位二进制加法器（无效态 001001，100100） 1. 使用设计一个循环型3位2进制同步

3、加法计数器， 其中无效状态为 （001， 100） ， 组合电路选用与门和与非门等。 2. 根据同步计数器原理设计加法器的电路图。 3. 根据电路原理图使用 Multisim 进行仿真。 4. 将电路图进行实际接线操作。 5. 检查无误后，测试其功能。 2.22.2 基于基于7416174161 芯片仿真设计芯片仿真设计240240 进制加法计数器并显示计进制加法计数器并显示计 数过程数过程 1.根据集成计数器原理设计 240 进制计数器 2.根据原理图用 74161 连好电路图 3.根据电路原理图使用 Multisim 进行仿真 4.查看仿真结果，是否正确。 2 3.基本原理基本原理 3.1

4、3.1 三位二进制加法器（无效态三位二进制加法器（无效态 001001，100100）和基于）和基于 7416174161 芯片仿真设计芯片仿真设计 240240 进制加法计数器并显示过程进制加法计数器并显示过程 （1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基 本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计 数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功 能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用 同一个时钟信号。时钟信号是计数脉冲信号的输入端、 （2）时序电路的分析过程：根据给定的时序电路，写

5、出各触发器的驱动方程， 输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的词态方程；再 根据给定初太，一次迭代得到特征转换表，分析特征转换表画出状态图。 （3）设计过程：设计流程如图 1.3.1 所示。 （4）集成 240 进制计数器的做法原理和同步加法计数器原理一样，使用清零端 或者置数端实现 N 进制计数功能。 4.实验步骤实验步骤： 4.14.1 同步计数器：同步计数器： （1）根据要求有状态图如下： 000 111 110 101 011 010 排列：Q2nQ1nQ0n （2）选择触发器，求时钟方程、输出方程、状态方程： A:选择触发器：由于触发器功能齐全、使用灵活，在这里选

6、用 3 个 CP 下降 沿触发的边沿 JK 触发器（74LLS112 芯片两个）。 3 B:求时钟方程：采用同步方案，故 CP0=CP1=CP2=CP CP 是整个要设计的时序电路的输入时钟脉冲 C:求输出方程： a 确定约束项： 由所给题目有无效状态为 001、 100， 其对应的最小项 nnn QQQ 012 和 nnn QQ 012 Q是约束项。 Q2 nQ 1 nQ 0 n由图所示状态图所规定的输出与现态之间的逻辑关系. b: 求状态方程：如下图，再分解开便可得到所示各触发器的卡诺图 Q1nQ0n Q2n 00 01 11 10 0 1 各次态卡诺图如下： Q1nQ0n Q2n 00 01 11 10 0 1 Q2n+1的卡诺图 Q1nQ0n 00 01 11 10 Q2n 0 1 111 XX X 010 000 X X X 011 110 101 1 X 0 0 X 0 1 1 1 X 1 0 X 1 1 1 4 Q1n+1的卡诺图 Q1nQ0n Q2n 00 01