硬件课程设计--数字时钟设计

《硬件课程设计--数字时钟设计》由会员分享，可在线阅读，更多相关《硬件课程设计--数字时钟设计（31页珍藏版）》请在毕设资料网上搜索。

1、 课 程 设 计 2009 年 7 月 10 日 课 程 硬件课程设计 题 目 数字钟设计 院 系 计算机与信息技术学院 专业班级 学生姓名 学生学号 指导教师 课程设计任务书 课程 硬件课程设计 题目 数字钟设计 专业 计算机 姓名 学号 主要内容、基本要求等 一、主要内容： 利用 EL 教学实验箱、微机和 Quartus软件系统，使用 VHDL 语言输入方法设 计数字钟。可以利用层次设计方法和 VHDL 语言，完成硬件设计设计和仿真。最后 在 EL 教学实验箱中实现。 二、基本要求： 1.具有时，分，秒，计数显示功能，以 24 小时循环计时。 2.具有清零功能。 三、扩展要求 1.调节小时

2、、分钟功能。 2.整点报时功能，整点报时的同时 LED 灯花样显示。 按照规范写出论文，要求字数在 4000 字以上，并进行答辩。论文内容包括概 述（学习、调研、分析、设计的内容摘要） 、EDA 技术的现状和发展趋势、对 EL 教 学实验箱和 Quartus软件的掌握程度、数字钟的设计过程（包括原理图或程序设 计、编译、仿真分析、硬件测试的全过程） ，论文中含有原理图、程序、仿真波形 图及其分析报告。 摘 要 本文介绍了利用 EDA-V 硬件系统和微机上的 Quartus7.2-II 等软件系统。 VHDL 的英文 全名 是 Very-High-Speed Integrated Circuit

3、 HardwareDescription Language,诞生于 1982 年。1987 年底，VHDL 被 IEEE 和美国国防部确认为标准硬 件描述语言 。自 IEEE 公布了 VHDL 的标准版本，IEEE-1076（简称 87 版）之后， 各 EDA 公司相继推出了自己的 VHDL 设计环境， 或宣布自己的设计工具可以和 VHDL 接口。此后 VHDL 在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准 的硬件描述语言。有专家认为，在新的世纪中，VHDL 于 Verilog 语言将承担起大 部分的数字系统设计任务。 本文设计主要利用 VHDL 语言在 EDA 平台上设计一个电子

4、数字钟，它的计时周 期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外还具有校时功能和闹钟功能。 总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、 时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译 码显示程序模块和拼接程序模块。并且使用 Quartus7.2-II 软件进行电路波形仿 真，下载到 EDA 实验箱进行验证。 关键词关键词： EDA（电子设计自动化） ；VHDL（硬件描述语言） ，数字钟。 目 录 第 1 章 概 述 . 1 1.1 EDA 的概念 . 1 1.2 EDA 的工作平台 2 1.3 EDA 的发展趋势 4

5、第 2 章 数字钟设计的系统分析 6 2.1 设计目的 6 2.2 功能说明 6 2.3 实验原理 6 2.4 系统硬件 6 第 3 章 数字钟的底层电路设计 8 3.1 设计规划 8 3.2 设计说明 8 3.3 底层电路程序 9 第 4 章 数字钟的顶层文件设计 . 18 4.1 设计说明 18 4.2 顶层文件程序 18 第 5 章 数字钟设计的测试与运行 . 21 5.1数字钟的调试21 5.2 数字钟的适配与测试 . 24 结 论 . 26 参考文献 27 1 第 1 章 概 述 1.1 EDA 的概念 EDA 是电子设计自动化 Electronic Design Automatio

6、n 的缩写。EDA 技术是 以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表 达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工 具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一 门新技术。可以实现逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化，逻辑布 局布线、逻辑仿真。完成对于特定目标芯片的适配编译、逻辑映射、编程下载等 工作，最终形成集成电子系统或专用集成芯片。 1.1.11.1.1EDAEDA 技术及应用技术及应用 电子设计技术的核心就是 EDA 技术，EDA 是指以计算机为工作平台，融合应 用电子技术、 计算机技术、 智能化技术最新成果而研