数字逻辑课程设计--多路智力竞赛抢答器逻辑电路设计

《数字逻辑课程设计--多路智力竞赛抢答器逻辑电路设计》由会员分享，可在线阅读，更多相关《数字逻辑课程设计--多路智力竞赛抢答器逻辑电路设计（16页珍藏版）》请在毕设资料网上搜索。

1、数字逻辑数字逻辑课程设计（学年设计、学年论文）任务书课程设计（学年设计、学年论文）任务书 学 院 计算机与信息工程 专 业 网络工程 课程名称 数字逻辑 题 目 多路智力竞赛抢答器逻 辑电路设计 完成期限 自 2014 年 12 月 22 日至 2015 年 1 月 6 日 内 容 及 任 务 一、项目目的 基于数字逻辑及相关课程知识设计实现一个具有计时功能的多路 智力抢答器； 熟悉 555 集成定时器的组成及工作原理； 掌握集成编 码器、译码驱动器的工作原理与使用方法。 二、项目任务的主要内容和要求 （1）设计一个可供 6 人进行的抢答器。 （2）系统设置复位按钮，按动后，重新开始抢答。 （

2、3）抢答器开始时数码管无显示，选手抢答实行优先锁存，优先 抢答选手的编号一直保持到主持人将系统清除为止。 抢答后显示优 先抢答者序号，同时发出音响。并且不出现其他抢答者的序号。 （4） 抢答器具有定时抢答功能， 且一次抢答的时间有主持人设定， 本抢答器的时间设定为 60 秒，当主持人启动“开始”开关后，定 时器开始减计时，同时音乐盒有短暂的声响。 （5）设定的抢答时间内，选手可以抢答，这时定时器停止工作， 显示器上显示选手的号码和抢答时间。并保持到主持人按复位键。 （6）当设定的时间到，而无人抢答时，本次抢答无效，扬声器报 警发出声音，并禁止抢答。定时器上显示 00。 三、项目设计（研究）思路

3、 （1）六路智力抢答器采用 74LS148 优先编码器分辨选手抢答的先 后。 （2）通过 RS 锁存器 74LS279 锁存抢答者的编号。 （3）再经过 74LS48 芯片译码驱动共阴极数码管显示编码。 （4）计时器由 555 定时器秒脉冲产生电路。 （5）两块 74LS192 实现减法计数，通过译码电路将时间显示到数 码管上。 四、具体成果形式和要求 （1）具体成果形式：用仿真软件 Multisim 10.0，仿真出电路图， 表现其具体成果，并写出设计报告； （2）要求：设计思路清晰，给出整体设计框图；设计单元电路， 给出具体设计思路、电路器件。 进 度 安 排 起止日期 工作内容 12 月

4、 22 日-12 月 23 日 分析课程题目，查找相关资料。 12 月 24 日-12 月 30 日 完成课程要求设计电路，实现功能的仿 真实验，调试。 12 月 31 日-1 月 6 日 设计报告撰写，答辩。 主 要 参 考 资 料 1王连英.基于 Multisim 的电子仿真实验与设计。北京：北京邮 电大学出版社，2009.8; 2李忠波.电子设计与仿真技术。 北京： 机械工业出版社， 2010.4； 3王彦朋.大学生电子设计与应用.北京： 中国电力出版社， 2007； 4赵春华 张学军.电子技术基础仿真实验.北京：机械工业出版 社，2008 ； 5常华.仿真软件教程.北京：清华大学出版社

5、，2006； 6余孟尝.数字电路设计基础简明教程.第 3 版.北京:高等教育出 版社,2006； 指导教师 意见 （签字） ： 年 月 日 系 （教研室） 主任意见 （签字） ： 年 月 日 数字逻辑课程设计数字逻辑课程设计 设计说明书（或论文）设计说明书（或论文） （封面）（封面） 学院名称： 计算机与信息工程学院 班级名称： 学生姓名： 学 号： 题 目： 多路智力竞赛抢答器 逻辑电路设计 指导教师 姓 名： 起止日期： 2014.12.22-2015.1.6 第一部分：正文部分第一部分：正文部分 一、一、选题背景选题背景 信息时代的 21 世纪，人类社会的进步和科学技术的发展非常迅猛，人

6、类开 始迈进了数字化和科技化的智能世界。 抢答器的发展就是人类社会进步和科学发展的标志之一。抢答器是一种应 用非常广泛的电子电气设备，在各种抢答场合、竞赛中，为了准确、公正、直 观地判断第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手 段指示第一抢答者。抢答器能迅速客观的分辨出最先获得发言权的选手以及实 现设定发言时间、记录分数等功能。早期的抢答器只由几个三极管、可控硅、 发光管等组成，能通过发光管的指示辨认选手的号码。数字抢答器由主体电路 和扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显 示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电 路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功 能，构成扩展电路。现在大多数抢答器均使用单片机和数字集成电路，并增加 了许多新功能，如选手号码显