EDA课程设计——数字时钟设计
《EDA课程设计——数字时钟设计》由会员分享,可在线阅读,更多相关《EDA课程设计——数字时钟设计(14页珍藏版)》请在毕设资料网上搜索。
1、 EDA 课程设计报告课程设计报告 设计题目: 数字时钟设计 专 业: 通信技术 姓 名: 学 号: 指导老师: 1 前前 言言 随着基于 PLD 的 EDA 技术的发展和应用领域的扩大和深入,EDA 技术在电 子信息、通信、自动控制及计算机应用领域的重要性日益提高。 作为现在的大学生应熟练掌握这门技术,为以后的发展打下良好的基础,本 实验设计是应用 QuartusII 环境及 VHDL 语言设计一个时间可调的数字时钟。 使自 己熟练使用 QuartusII 环境来进行设计,掌握 VHDL 语言的设计方法。要注重理论 与实践之间的不同,培养自己的实践能力! 一、课程设计任务及要求一、课程设计任
2、务及要求 1.1 实验目的实验目的 1)掌握 VHDL 语言的基本运用 2)掌握 QuartusII 的简单操作并会使用 EDA 实验箱 3)掌握一个基本 EDA 课程设计的操作 1.2 功能设计功能设计 1)有时、分、秒计数显示功能,小时为 24 进制,分钟和秒为 60 进制以 24小时循 环计时 2)设置复位、清零等功能 3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间 4)时钟计数显示时有 LED 灯显示; 二、整体设计思想二、整体设计思想 2.1 性能指标及功能设计性能指标及功能设计 1)时、分、秒计时器 2 时计时器为一个 24 进制计数器,分、秒计时器均为 60 进
3、制计数器。当秒计时器接受到 一个秒脉冲时,秒计数器开始从 1 计数到 60,此时秒显示器将显示 00、01、02、.、59、 00;每当秒计数器数到 00 时,就会产生一个脉冲输出送至分计时器,此时分计数器数值在 原有基础上加 1,其显示器将显示 00、01、02、.、59、00;每当分计数器数到 00 时,就 会产生一个脉冲输出送至时计时器,此时时计数器数值在原有基础上加 1,其显示器将显示 00、01、02、.、23、00。即当数字钟运行到 23 点 59 分 59 秒时,当秒计时器在接受一个 秒脉冲,数字钟将自动显示 00 点 00 分 00 秒。 2)校时电路 当开关拨至校时档时,电子
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 课程设计 数字 时钟 设计
