开题报告--基于CPLD的三相多波形函数发生器

《开题报告--基于CPLD的三相多波形函数发生器》由会员分享，可在线阅读，更多相关《开题报告--基于CPLD的三相多波形函数发生器（6页珍藏版）》请在毕设资料网上搜索。

1、 毕 业 设 计 开 题 报 告 基于 CPLD 的三相多波形函数发生器 系系 别：别： 班班 级：级： 学生姓名：学生姓名： 指导教师：指导教师： 20 年 月 日 毕业设计开题报告 课题题目 基于 CPLD 的三相多波形函数发生器 课题性质 A B C D E 课题来源 A B C D 成果形式 A B C D E 同组同学 无 见附页 指导教师意见（课题难度是否适中、工作量是否饱满、进度安排是否合理、工作条件是否 具备等） 指导教师签名： 月 日 专家组及系里意见（选题是否适宜、各项内容是否达到毕业设计（论文）大纲要求、整改 意见等） 专家组成员签字： 教学主任（签章） ： 月 日 基于

2、 CPLD 的三相多波形函数发生器的设计 1 主要技术指标 设计制作一个基于 CPLD 的三相多波形函数发生器，能输出正弦波、三角波、方波 等波形的信号源电路。 a.对正弦波信号的要求为： 信号频率范围：20Hz-20kHz 之间可调，步长为 10Hz； 频率稳定度：优于 1/10000； 非线性失真系数3%。 b.对方波信号的要求是： 信号频率范围：20Hz-20kHz； 上升和下降时间1s； c.对三角波信号的要求为： 信号频率范围：20Hz-20kHz 之间可调。 d.对以上三种频率均要求： 产生的频率都可以预置； 要求负载为 600时，输出信号的幅值大于 3V； 输出的信号幅值能在 1

3、00mv3V 的范围内调整，步长为 100mV。 以上三种波形之间的相位差均为 120。 2 工作思路 数字直接频率合成(Direct Digital Synthesis)是 20 世纪 60 年代末出现的第三代 频率合成技术。该技术从相位概念出发，以时域采样定理为基础，在时域中进行频率合 成。DDS 频率转换速度快，频率分辨率高，并在频率转换时可保持相位的连续，因而易 于实现多种调制功能。DDS 是全数字化技术，其幅度、相位、频率均可实现程控，并可 通过更换波形数据灵活实现任意波形。 数字直接频率合成（DDS）是产生正弦波、方波、矩形波和三角波等比较理想的方 法，可以通过软件和硬件实现，即首

4、先将构成波形的数据编程存入 EPROM 中，然后再利 用累加器按照频率要求相对应的相位增量作累加，再以累加器的相位值为地址码，读取 存储器中的波形数据，经过 D/A 变换和滤波后得到波形信号输出。 CPLD 的内部结构首先由控制寄存器将外部控制器送入的数据转换为频率和幅度控 制字；然后再由分频器根据频率控制字进行分频并将输出作为寻址计数器的时钟；寻址 计数器的寻址空间为 360 字节， 由于寻址空间为 360 字节， 故在输出寻址数大于 360 时， 须对 360 取模。通过模 360 加法器可以产生 120的相位差。模 360 加法器设计这个模 块是用来产生 120的相移，以形成三相相差为

5、120的输出波形。 CPLD 幅度控制字经 D/A 转换输出后，可作为查找表输出 DAC 的参考电压， 该参考电压可通过改变幅度控制字来进行改变，从而改变输出信号的幅度。 控制寄存器的设计主要是将外部控制器输入的数据转换为频率和幅度控制字。 分频比可变的分频器模块的设计主要是根据频率控制字决定分频倍数， 从而输出与 频率控制字相对应的频率时钟，此模块的输出可作为寻址计数器的时钟。 寻址计数器主要用于产生对 ROM 寻址输出波形数据的寻址信号，其寻址空间为 360 字节。可对 ROM 中的查找表进行寻址，查找表 ROM 设计这个模块主要用于存储各种波形 数据，以便通过寻址计数器寻址输出并经 D/

6、A 转换来输出各种波形，其中包括正弦波、 三角波、方波以及锯齿波。 此方案可以方便地输出多种三相波形，而且由于 CPLD 具有可编程重置特性，因而 可以方便地改变控制方式或更换波形数据，而且简单易行，易于系统升级，同时具有很 高的性价比。 图 1 毕业设计流程图 MAX+PLUS是第三代 CPLD/FPGA 开发系统，它界面友好，使用方便；设计者无须 精通器件内部的复杂结构；可以采用多种设计输入方式建立设计项目。 MAX+PLUS的在 平台的操作菜单十分便于设计者运用这些模块完成较复杂的设计； MAX+PLUS具有门级 仿真器，可以进行功能仿真和时序仿真，能产生精确的仿真结果。VHDL 语言是一种硬 件描述语言，它的全称为“超高速集成电路硬件描述语言” 。VHDL 中，被描述的电路或 系统由实体和结构体两个部分组成。实体说明部分描述该电路或系统的接口信息，结构 体部分则描述该电路或系统的内部结构、数据流或动作行为的