6进制计数器课程设计

《6进制计数器课程设计》由会员分享，可在线阅读，更多相关《6进制计数器课程设计（9页珍藏版）》请在毕设资料网上搜索。

1、 电子技术课程设计总结报告 题题 目：目： 6 6 进制计数器进制计数器 学生姓名：学生姓名： 系系 别别： 专业专业年级：年级：电气工程电气工程及其自动化及其自动化本本科科 X X 班班 指导教师：指导教师： 201X201X 年年 X X 月月 X X 日日 2 目录 一、设计任务与要求一、设计任务与要求 . 3 二、方案设计与论证二、方案设计与论证 3 三、电路设计与参数计算三、电路设计与参数计算 3 四、四、主要主要芯芯片介绍片介绍 . 6 五、操作五、操作过程与过程与操作操作结果结果 9 六六、安装与调试、安装与调试 9 七七、性能测试与分析、性能测试与分析 9 八八、结论与心得、结

2、论与心得 9 九九、参考文献、参考文献 11 3 一、设计任务与要求一、设计任务与要求 设计任务： 1、用 JK 触发器、与非门以及必要的门电路设计六进制计数器； 2、熟悉触发器电路的工作原理； 设计要求： 1巩固加深对触发器、与非门和数码管的基本知识，提高综合运用电子技术知 识的能力； 2计数器具有技术功能且计数器的初始状态为Q2Q1Q0=000 3培养参考查阅文献，独立设计、思考、钻研电子技术相关问题的能力； 4通过实际制作安装电子线路，学会单元电路以及整机电路的调试与分析方法； 5掌握相关电子线路工程技术规范以及常规元器件的性能技术指标； 6掌握绘制电路图的能力； 7培养严肃认真的工作作

3、风与科学态度，建立严谨的工程技术观念； 8培养工程实践能力、创新能力和综合设计能力。 二、方案设计与论证二、方案设计与论证 试验要求用 JK 触发器设计一个 6 进制加法计数器，我们采用了双 JK 的 74LS112 触发器，运用 JK 触发器的特性方程，同时用同步时序电路来对电路进 行控制。试验中的与门用 74LS00 来完成与门的功能，用两个与非门相接作为非 门用。计数器要求每输入一次 CP 脉冲就进行一次加一运算，通过 74LS112 触发 器和 74LS00 与非门组成的逻辑电路将输入的 CP 脉冲信号转化为七段数码管的 显示，使数码管完成从 05 的循环显示。 方案的可行性论证： 按

4、照实验原理图连接电路，接入电源及适合频率的 CP 脉冲，先将显像管清 零，再相应的将接线接上高或低电平，若最终数码管以相同的周期分别从 0 到 5 输出，则该方案可行有效。 三、电路设计与参数计算三、电路设计与参数计算 1、单元电路设计和参数计算 状态编码状态编码 按照习惯，我们取二进制的（000101）为 S0S5 的编码，于是得到下表的状 态编码表（表 1） S0 S1 S2 S3 S4 S5 /0 /0 /0 /0 /0 /1 Q2Q1Q0 /CO 图 1 4 状态转换表 写方程写方程 驱动方程： JK 触发器的状态方程： 状态序号 状态编码 进位输出 CO Q2 Q1 Q0 S0 0

5、0 0 0 S1 0 0 1 0 S2 0 1 0 0 S3 0 1 1 0 S4 1 0 0 0 S5 1 0 1 1 表 1 02Q QCO 1 0 J1 0 K 021 QQJ 01 QK 012 QQJ 02 QK 2 0201 1 2 QQQQQQ n 10102 1 1 QQQQQQ n 0 1 0 QQ n 5 该电路的时序图为该电路的时序图为 2、总原理图 142536 t t t t CP Q0 Q1 Q2 t CO 6 3、元件清单 元件名称 主要参数 数量 74LS112 双 JK 触发器 2 74LS00 与非门 2 74LS48 七段数码管译码器驱动器 1 七段数码管

6、 1 四、四、主要主要芯芯片介绍片介绍 JK 触发器 当信号为双端输入时，JK 触发器是功能完善、使用灵活和通用性较强的一 种触发器。 JK 触发器常被用作缓冲存储器， 移位寄存器和计数器。 本实验 74LS112 双 JK 触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如下图所示。 JK 触发器的状态方程为： Qn+1 JnQn，下降沿触发 JK 触发器的功 能如表。 74LS112 双 JK 触发器引脚排列及逻辑符号 7 JK 触发器功能表 注：-任意态 -高到低电平跳变 -低到高电平跳变 Qn（n ）-现态 Qn+1（n+1 ）-次态 -不定态 7 74LS4LS 与非门与非门 74LS00 从属于 TTL 门系列。它是一个内部含有四个双输入的与非门芯片。其 14 脚接+5V 电压；7