硬件电子琴课程设计报告

《硬件电子琴课程设计报告》由会员分享，可在线阅读，更多相关《硬件电子琴课程设计报告（7页珍藏版）》请在毕设资料网上搜索。

1、 EDA 技术及应用 课程设计报告 系系 部：部： 电子通信工程系 指导教师：指导教师： 学学 号：号： 081307212 姓姓 名：名： 同同 组组 人：人： 二 一 一 年 十二 月日 硬件电子琴课程设计报告硬件电子琴课程设计报告 今年我们选修了张老师的 EDA 选修专业课，以及张老师的两周的 EDA 课 程设计，在两周的课程设计之中，我们遇到了许多问题，我们在解决问题的过程 之中，我们大大加强了我们的动手能力，现在将两星期的所有问题做如下总结。 一一 、硬件电子琴设计任务要求、硬件电子琴设计任务要求 要求设计硬件电子琴具有如下功能： （）按下 KEY1KEY3 分别表示中音的 DO R

2、E ME。 （）按住 KEY4 同时按 KEY1KEY3 分别表示高音的 DO RE ME。 （）按下相应的键有对应 LED 灯指示。 其他要求： 1晶振为 12 MHz 2. 采用 CPLD 器件为 ALTERA 的 EPM7064SL-44 二二 、硬件电子琴设计原理解析、硬件电子琴设计原理解析 乐曲均是由 DO RE ME FA SAO LA XI 组成，乐曲演奏的原理是：由于组成 乐曲的每个音符的频率值（音调）及其持续时间（音长）是乐曲演奏的两个基本 数据， 因此需要控制输出到扬声器的激励信号的频率高低和该频率信号持续的时 间。频率的高低决定了音调的高低，而乐曲的简谱与各音名的频率对应

3、关系如下 表所示。所有不同频率的信号都是从同意基准频率分频而得来的，由于音阶频率 多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数进行四舍五 入来取整， 基准频率和分频系数应综合考虑加以选择， 从而保证音乐不会走掉调， 我们所做的硬件时钟为 12MHZ，在这个时钟频率下，中音 1（对应的频谱值为 523.3HZ）的分频系数应该为 12000000/（2*523.3）= 16h2CC9，这样只需对系统 时钟按计算出的值进行分频即可得到中音 1。至于其他音符，同样来求出。 简谱中的音名与频率的关系简谱中的音名与频率的关系 音名音名 频率频率/HZ 音名音名 频率频率/HZ 中音中音 1

4、 523.3 高音高音 1 1045.5 中音中音 2 587.3 高音高音 2 1174.7 中音中音 3 659.3 高音高音 3 1318.5 中音中音 4 698.5 高音高音 4 1396.9 中音中音 5 784 高音高音 5 1568 中音中音 6 880 高音高音 6 1760 中音中音 7 987.8 高音高音 7 1975.5 三三 电路总体框架设计电路总体框架设计 采用复杂可编程逻辑器件（CPLD）制作，利用 EDA 软件中的 VHDL 硬件描述 语言编程进行控制，然后烧制实现.采用CPLD来设计的原理图如图 1.1 所示.它 由控制输入电路、CPLD、LED 电路和扬声

5、器电路组成。 图 1.1 采用CPLD设计的电子琴原理方框图 控制输入电路主要是为用户设计的,起到一个输入控制的作用.CPLD 复杂可 编程逻辑器件,也是本设计方案的核心内容,它是实现电子琴运作的主要控制模 块.由设计者把编好的VHDL程序烧制到复杂可编程逻辑器件CPLD中,然后通过控 制输入电路把乐谱输入到 CPLD,产生不同的频率驱动扬声器,发出不同的乐谱. 同时也使对应的 LED 灯变亮。 四四 VHDL 硬件描述语言简介硬件描述语言简介 PLD 的软件已发展得相当完善，利用 VHDL 硬件描述语言来实现程序的编制， 这样硬件的功能描述可以完全在软件上实现。VHDL 是用于逻辑设计的硬件

6、描述 语言，成为 IEEE 标准。它作为描述硬件电路的语言，有以下特点： （1） VHDL 的宽范围描述能力使它成为高层次设计的核心，将设计人员的工 作重心提高到了系统功能的实现与调试，而花较少的精力于物理实现。 （2） VHDL 可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活 且方便，而且也便于设计结果的交流、保存和重用。 控制输入电路 CPLD LED 电路 扬声电路 （3） VHDL的设计不依赖于特定的器件， 同一个 HDL原码可以综合成FPGA 或 ASIC,方便了工艺的转换。 （4）VHDL 是一个标准语言，为众多的 EDA 厂商支持，而且设计出来的电 路大多数并行运行,因此移植性好且速度快。采用 VHDL 语言设计复杂数字电路 的方法具有很多优点，其语言的设计技术齐全、方法灵活、支持广泛。它可以支 持自顶向下（Top Down）和基于库（Library_Based）的设计方法，而且还支持 同步电路、异步电路、FPGA 以及其他随机电路的设计，其范围很广，语言的