微机原理课程设计---八路抢答器

《微机原理课程设计---八路抢答器》由会员分享，可在线阅读，更多相关《微机原理课程设计---八路抢答器（19页珍藏版）》请在毕设资料网上搜索。

1、 第一章第一章 抢答器简介抢答器简介 1、设计要求、设计要求 设计一个具有 8 路抢答的抢答器，利用并行接口和开关键。逻辑开关 K0-K7 代表抢答按钮，当某个逻辑开关闭合时，相当于抢答按钮按下，此 时在七段数码管上将其号码显示出来，并使喇叭响一声（或者以发光二极管 代替） 。 1)1) 中断优先级管理器中断优先级管理器 8259A8259A 控制字要求控制字要求 芯片控制字：采用边沿触发，单片 8259，要写入 ICW4 控制字 中断类型码控制字：设置 IR0IR7 的中断类型码依次为 08H、09H、 0FH 方式控制字：优先级设置方式为全嵌套方式即固定优先级方式，主片工 作在缓冲方式下,

2、中断结束方式采用中断非自动结束方式,8259工作在80X86 系统上。 2) 可编程并行接口芯片可编程并行接口芯片 8255A8255A 控制字要求控制字要求 A 口工作在方式 0，做为输入端口用于连接选手按键（PA7PA0 依次对应 按键 18） ；B 口工作在方式 0，做为输出端口，经驱动器 1 连接 LED 显示器 （PB7PB0 依次对应连接 LED 显示器的 dp、g、f、e、d、c、b、a 七段数码 管管脚） ；C 口也必须工作在方式 0，高 4 位做输入端口（本次设计中只用 PC4、PC5,分别用于连接复位键和开始键） ，低 4 位做输出端口（PC3PC0， 经驱动器 2 后 P

3、C1、PC2、PC3 分别用于连接黄、红、绿三个发光二极管，PC0 连接到 8253 的 GATE1 端，以控制通道 1 的计数） 。 3) 可编程定时器计数器可编程定时器计数器 82538253 控制字要求控制字要求 通道 0：操作类型为先读写低字节再读写高字节，工作在方式 3 即方波发 生器，计数格式为 BCD 码，计数初值为 4000。 通道 1：操作类型为先读写低字节再读写高字节，工作在方式 1 即可重触 发的单稳态触发器，计数格式为 BCD 码,计数初值为 3000。 通道 2：操作类型为先读写低字节再读写高字节，工作在方式 3 即方波 发生器，计数格式为 BCD 码，计数初值为 0

4、。 2、实现功能、实现功能 启动计算机，计算机自动为系统各芯片进行初始化，抢答器开始工作。 比赛开始，在主持人按下开始键，绿灯亮后，选手才可开始抢答，否则 违规。若选手抢答成功，LED 显示器显示选手号码，扬声器鸣叫。若选手抢 答违规（主持人未按开妈键） ，LED 显示器显示违规选手号码，红灯亮，扬声 器报警，并根据比赛规则进行对该选手进行扣分。 若系统提示某号选手抢答违规，主持人仍未按开始键，此时该号选手又 按下抢答键，LED 显示器显示该选手的号码。本系统开机后，若主持人既未 按复位键又未按开始键，此时有选手按下抢答键，系统提示红灯亮，并报警。 注： 1、抢答成功，置 8253 通道 2

5、计数值为 1000，扬声器的鸣叫声音频率为 1MHz/1000=1KHz。 2、抢答失败，置 8253 通道 2 计数值为 2000，扬声器的鸣叫声音频率为 1MHz/2000=0.5KHz。 3、扬声器鸣叫或报警的时间为 12s。 第二章第二章 总体设计总体设计 1、总体设计框图、总体设计框图 由于本次实验要用到数码显示、中断控制、倒计时等功能，故初步分析，需 要 8255、8259、8253 等芯片。 经过分析，实验的关键是准确判断出最先抢答者的信号并锁存，而同时不理 睬其他抢答者的信号。为此，可将 8 个抢答按钮信号通过一个 8 位并行输入口接 至微机中。当主持人启动抢答过程后，微机通过

6、该并行输入口循环对 8 路抢答信 号进行采样。当采样到那一组的抢答信号已经发出，则立即停止采样，并记录下 该组的组号，每路抢答按钮电路可以参考图 2.1 进行设计。 图 2.1 抢答按钮电路 由图可知,当 8 组均未按下抢答按钮时,送入到并行接口的 8 位抢答状态都是 0,而当微机采样到这 8 位数据不为 0 时,则表示有一组获得了抢答机会,然后通过 逐位查询个位状态,即可判断出哪一组抢答成功,最后利用并行输出接口将抢答成 功的组号现实出来.在实验中,可以仅用一位 7 段数码管来显示抢答选手的组号. 为了对抢答后的回答时间进行计时控制,可以利用一个可编程定时计时器， 先置计数初值，再计时，当计时时间到后，由并行接口输出一个响铃信号提示抢 答选手的回答时间已到。 由于本系统要求对犯规的组亮红灯警告，所以要设置一个启动按键，在主持 人按下启动按键之前，如果有抢答按钮被按下，则该抢答选手犯规，可以通过并 行接口输出一个信号使该组的红色发光二级管点亮以示该组选手犯规。 综上所述，本实验的硬件电路设计如图 2.2。 +5 1 图 2.2 硬件结构示意图 其中