数字时钟课程设计

《数字时钟课程设计》由会员分享，可在线阅读，更多相关《数字时钟课程设计（16页珍藏版）》请在毕设资料网上搜索。

1、目录 1 摘要2 2 关键词 3 数字时钟原理框图2 4 电路设计3 41 秒脉冲电路设计3 42 时、分、秒计数电路的设计4 43 译码显示电路5 44 校时电路的设计6 45 整点报时电路的设计 8 46 整体电路图10 47 整体电路仿真 5 几个重要芯片介绍10 6 电路功能测试14 7 元件清单表16 8 各个组员的心得体会17 9 参考文献 一、 摘要 随着科技的发展,相对于传统的机械钟,数字时钟具有走时准确、显示直观、 无机械传动装置等优点，这些优点让数字时钟得到了广泛的应用。从人们日常生 活中的电子手表到车站、码头、机场等公共场所的大型数字显示时钟等等。 我们抱着学以致用的态度

2、运用我们学过的数字电子知识进行这次数字时钟的设 计。数字时钟是一个将“时” 、 “分” 、 “秒”显示于人的视觉器官的计时装置。电 路由秒信号发生器、 “时、分、秒”计数器、译码器、显示电路、校准电路、整 点报时电路等组成。秒、分、时分别为 60、60 和 24 进制计数器。分、秒均为 60 进制，显示 0059，个位为十进制，十位为六进制；时为 24 进制，个位为十 进制，十位为三进制，我们采用四片 74ls160 来实现。秒脉冲我们用一片 555 定 时器产生，通过计算选择适当的电阻电容,与 555 连接后得到我们所需要的 1Hz 的脉冲。在绘制电路图时我们使用功能强大的 Multisim

3、 软件来进行，电路设计 完成后可以用这个软件进行仿真。 二、关键词 数字时钟 计数器 译码器 显示器 脉冲 蜂鸣器 三、数字时钟原理框图 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路 秒脉冲发生装置 整点报时 该系统的工作原理是：用振荡器产生的高脉冲信号作为数字时钟的秒脉冲发 生器，秒脉冲接入秒计数器，秒计数器计满 60 后向分计数器个位进位，分计数 器计满 60 后向小时计数器个位进位并且小时计数器按照“24 翻 1”的计数规律 计数。计数器的输出经译码器送显示器。计时与实际时间出现误差时电路可以进 行校时、校分。并且可以通过适当设计，使

4、时钟在整点时报时。 四、电路设计 整体电路设计： 在进行电路设计时，考虑到整体集成电路的承受能力，我们在选择器件时尽 可能的选用同种型号的器件。在进行芯片选择时我们选用 TTL 集成芯片，整个 电路尽可能的少用芯片。 4.1 秒脉冲电路设计 它是数字电子钟的核心部分，它的精度和稳定度决定于数字中的质量。通常 晶体振荡器发出的脉冲经过整形、分频获得 1Hz 的秒脉冲。这里采用集成定时 器 555 与 RC 组成的多谐振荡器作为时间标准信号源。 多谐振荡器电路与分频电路如下图所示。 多谐振荡器与分频电路为计数器提 供计数脉冲和为计数器提供校时脉冲。 图 1 多谐振荡器电路与分频电路 根据电路图，可

5、计算多谐振荡器电路电路产生的频率，由公式 f=1/0.7(Rw+2R)C f=1/0.7(Rw+2R)C=1/0.7(20+2*100)1Hz 可得多谐振荡器的频率为 1Hz，R1 为 20k,R2 为 100k，C 为 6.5F。 调节电位器 Rw 使得其为 20 k，使多谐振荡器产生频率为 1Hz的方波信号。 4.2 时、分、秒计数器电路 一般采用 10 进制计数器来实现时间计数单元计数功能，要实现这一要求， 可选用的中规模集成计数器较多，这里推荐 74LS160。 图 2 74LS160 引脚图 由于采用反馈清零方式时在计数一遍后进入重新计数时时间间隔不是一个 时间脉冲而是两个，会造成计数不准，例如十进制从 000000010010 10011010（此状态虽不会显示但已经出来）0000。 故现在采用反馈 置数法实现，以十进制为例 0000000100101001 0000（不 会出现 1010 状态，故很准） 其接法电路如图 3 图 4。