电子课课程设计--数字电子钟的设计与制作

《电子课课程设计--数字电子钟的设计与制作》由会员分享，可在线阅读，更多相关《电子课课程设计--数字电子钟的设计与制作（6页珍藏版）》请在毕设资料网上搜索。

1、 电子技术课程设计报告 课题名称：数字电子钟的设计与制作 日期：2012 年 6 月 3 日 2012 年 6 月 6 日 数字电子技术课程设计报告 一、设计目的一、设计目的 数字钟是一种以数字显示秒分时日的计时装置，与传统的机械钟相比，它具有 走时准显示直观无机械传动装置等优点， 因而得到了广泛的应用。 数字钟从原理上讲是 一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟. 而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用 方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进

2、一步学习与掌握各种组合逻 辑电路与时序电路的原理与使用方法. 二、设计内容及要求二、设计内容及要求 （1）设计内容 由晶振电路产生 1HZ 标准秒信号； 秒分为 0059 六十进制计数器； 时为 0023 二十四进制计数器； 周显示从 1日为七进制计数器； 可手动校正 能分别进行秒分时日的校正。只要将开关置于手动位置，即可 分别对秒分时日进行手动脉冲输入的调整或连续脉冲输入的校正。 整点报时 整点报时电路要求在每个整点前鸣叫5 次低音（500Hz） ，整点时再鸣叫 一次高音(1000Hz)。 （2）设计要求 画出电路原理图（或仿真电路图） ； 元器件及参数选择； 电路仿真与调试。 （3）制作要

3、求 自行装配和调试，并能发现问题和解决问题。 （4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三、原理框图三、原理框图 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间 不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须 做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如下所示。 由图可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器； 校对电路；六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、 时的译码显示部分等。 四四单元电路的设计

4、单元电路的设计 1 秒脉冲发生器 秒脉冲发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字电子钟的质量， 通常由石英晶体振荡器发出的脉冲经过整形分频获得 1Hz 的秒脉冲。石英晶体的主频为 32768Hz，通过 15 次 2 分频后即可获得 1Hz 的脉冲，电路图如下： 20pF 74LS74 10 Q 1Hz CD4060 Q14 C1 320pF 1D 11 R 32768Hz 22M 12 秒脉冲发生器秒脉冲发生器 2 时间计数器电路 由 6 个 74LS90 计数器组成时分秒的计数电路，74LS90 是 4 位二进制同步加计数器， 它的设置为多片集成计数器的级联提供方便。它具有异

5、步清零，同步并行预置数，保持和计 数的功能。 （）秒计数器 秒的个位计数单元为 10 进制计数器，当 QDQCQBQA变成 1010 时，通过与非门把它的 清零端变成 0，计数器的输出被置零，跳过 1011 到 1111 的状态，又从 0000 开始，如此重 复。秒的十为计数单元为 6 进制，当 QDQCQBQA变成 0101 时，通过与非门把它的清零端变 成 0，计数器的输出被置零，跳过 0110 到 1111 的状态，又从 0000 开始，如此就是 60 进制。 同时秒十位上的 0101 时，要把进位信号传输给“分”个位的计数单元。 （2）分计数器 分的个位和十位计数单元的状态转换和秒的是

6、一样的， 只是它要把进位信号传输给时的 个位计数单元。 （3）时计数器 当“时”十位的 QDQCBA为 0000 或 0001 时， “时”的个位计数单元是十进制计数 器，当他的 QDQCQBQA到 1010 时，通过与非门使得个位 74LS90 上的清零端为 0，则计数 器的输出直接置零，从 0000 有开始。当十位的 QDQCQBQA为 0010 时，通过与非门使得该 74LS90 的清零端为 0， “时”的十位有重新从 0000 开始，此时的个位计数单元变成 4 进制， 即当个位计数单元的 QDQCQBQA为 0100 时，就要又从 0000 开始计数。这样就实现了“时” 24 进制的计数 ( 4 ) 日计数器 日计数器由两个 74LS74，四个 TTL 和一个 74LS20 构成，实现了七定制的功能。每 个 74LS74 控制一个输入，即控制 QDQCQBQA中的一个。当从