倒计时钟课程设计报告

《倒计时钟课程设计报告》由会员分享，可在线阅读，更多相关《倒计时钟课程设计报告（20页珍藏版）》请在毕设资料网上搜索。

1、 第 页 共 20 页 1 计算机科学与技术系 课程设计报告 2008 2009 学年第 一 学期 课程课程 微机原理 课程设计名称课程设计名称 倒计时数字钟 学生姓名学生姓名 学号学号 专业班级专业班级 指导教师指导教师 2009-2-15 第 页 共 20 页 2 倒计倒计时时数字数字钟钟 一一. . 题义分析及解决方案题义分析及解决方案： 设计一个接口与七段 LED 显示器，显示一个倒计时时钟，显示初值为 60 分 00 秒，每隔一秒改变一次显示值，60 秒为一分钟，LED 显示器显示 分、秒的动态值。 1 1 题义需求分析题义需求分析： 根据题意设计一个接口和七段 LED 显示器，本设

2、计能显示一个具有固定 初值的倒计时钟，能每隔固定时间间隔(1s)，动态刷新显示值，并且能用 LED 显示器显示分秒的动态值，需要解决如下问题： 1） 选择怎样的接口问题？ 2） 显示设备的选择问题？ 3） 初值的设置和输入问题？ 4） 计数值与显示码的转换及动态值显示问题？ 5） 相关芯片与译码器的选择问题？ 2 2 解决问题方法及思路解决问题方法及思路： 1） 硬件硬件部分部分：根据七段 LED 显示器的硬件结构，为减少器件的使用量，可 以选择芯片 8255A， 将七段 LED 显示器与 8255A 的两个八位并行输出口连接， 比如使用 8255 的 A 口和 B 口。其中，A 口用于位选，

3、确定选择哪一个显示灯； B 口用于段选择，通过改变 B 口中的段码，使得显示灯能够显示出相应的时间 数字。8255 与七段 LED 显示器采用的共阴极的接法。 2） 软件部分软件部分：根据题义要求，可以设立一个段码表和一个显示缓冲区，以 动态刷新的方式，显示四位数字表示的时间。前者存放的是共阴极方式下数字 0-9 的段码；后者存放的是显示初值。设置好 8255 的工作方式后，运行显示 程序，将缓冲区中的数字通过 LED 灯显示出来。为消除串码和闪烁，应让每 位数字显示 25 毫秒后，关闭显示，之后再显示下一个数字。四位数字显示完 成后，将缓冲区中的时间减少一秒，重复显示，直到时间减少到 00

4、分 00 秒。 二二 硬件选择分析硬件选择分析 1 1、82558255 芯片：并行输入芯片：并行输入/ /输出接口输出接口 1 1） 82558255 的功能分析的功能分析： （1）芯片 8255 在本设计中主要用于选择位码和输出段码，同时也减 少了器件数量。Intel 公司生产的可编程并行接口芯片 8255A 已广泛应用于实际工程中，例如 8255A 与 A/D、D/A 配合构成 数据采集系统， 通过 8255A 连接的两个或多个系统构成相互之 间的通信，系统与外设之间通过 8255A 交换信息，等等，所有 这些系统都将 8255A 用作为并行接口。 第 页 共 20 页 3 （2） 、8

5、255 引脚图：8255 是可编程并行接口，内部有 3 个相互独立 的 8 位数据端口，即 A 口、口和口。三个端口都可以作为 输入端口或输出端口。口有三种工作方式：即方式、方式 和方式，而口只能工作在方式或方式下，而口通 常作为联络信号使用。8255 的工作只有当片选 CS 效时才能进 行。而控制逻辑端口实现对其他端口的控制。 2 2） 芯片选择芯片选择82558255 与与 82538253 的比较的比较： 8255： RESET:复位输入线，当该输入端外于高电平时，所有内部寄存器（包 括控制寄存 器）均被清除，所有 I/O 口 均被置成输入方式。 CS:片选信号线，当这个输入引脚为低电平

6、时，表示芯片被选中，允许 8255 与 CPU 进行通讯。 RD:读信号线，当这个输入引脚为低电平时，允许 8255 通过数据总线 向 CPU 发送数据或状态信息，即 CPU 从 8255 读取信息或数据。 WR:写入信号，当这个输入引脚为低电平时，允许 CPU 将数据或控制 字写 8255。 D0D7:三态双向数据总线， 8255与 CPU 数据传送的通道， 当 CPU 执行输入输出指令时，通过它实现 8 位数据的读/写操作，控制字和 状态信息也通过数据总线传送。 PA0PA7:端口A 输入输出线， 一个8位的数据输出锁存器/缓冲器， 一 个 8 位的数据输入锁存器。 PB0PB7:端口 B 输入输出线，一个 8 位的 I/O 锁存器， 一个 8 位的 输入输出缓冲器。 PC0PC7:端口 C 输入输出线，一个 8 位的数据输出锁存器/缓冲器， 一个 8 位的数据输入缓冲器。端口 C 可以通过工作方式设定而分成 2 个 4 位的端口， 每个 4 位的端口包含一个