数电课程设计--数字电子技术基础

《数电课程设计--数字电子技术基础》由会员分享，可在线阅读，更多相关《数电课程设计--数字电子技术基础（14页珍藏版）》请在毕设资料网上搜索。

1、 - 1 - 课程设计课程设计报告报告 课课 程程 名名 称称 数字电子技术基础数字电子技术基础 院院 部部 名名 称称 专专 业业 班班 级级 姓姓 名名 指指 导导 教教 师师 - 2 - 目录 1.设计目的. 2 2.设计功能要求. 2 3.电路设计 2 3.1 设计方案 . 2 3.2 单元电路的设计 3 3.2.1 秒脉冲 3 3.2.2 分秒计时器 6 3.2.3 时计数器 7 3.2.4 校准模块 7 3.2.5 译码与显示电路 8 3.2.6 整点报时 . 10 4.实验心得. 10 5.元件清单. 10 参考文献. 11 - 3 - 1.1. 设计目的设计目的 掌握组合逻辑电

2、路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方 法； 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 提高电路布局布线及检查和排除故障的能力； 培养书写综合实验报告的能力。 2.2. 设计要求：设计要求： （1）准确计时，以数字形式显示时、分、秒的时间。 （2）小时计时采用 24 进制的计时方式，分、秒采用 60 进制的计时方式。 （3）具有快速校准时、分、秒的功能。 （4）添加整点报时。 3 3. .电路设计电路设计 3 3.1.1 设计方案设计方案 根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如 图所示。 由图可知电路的工作原理是：数字时钟

3、电路由秒脉冲发生器、两个 60 进制 分秒计数器、一个 24 进制小时计数器以及 6 个数字显示器还有校正电路组成。 - 4 - 秒脉冲计数器 60 后向分计数器个位进位， 分计数器计满 60 后向小时计数器个位 进位并且小时计数器按照“24 翻 1”的规律计数。计数器的输出经译码器送显示 器。计时出现误差时电路进行校时、校分、校秒。 3.2 单元电路的设计单元电路的设计 数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟； 也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟； 还可以利用单片机来实现电子钟等。 在本次设计，电路是由许多单元电路组成的，因此首先必

4、须对各个单元电路进 行设计。主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电 路四大部分组成。下面将对各部分电路进行设计。 3.2.1 秒脉冲：秒脉冲： 秒脉冲由 555 计时器组成的振荡电路， 555 振荡器的参数确定： T=0.7(R1+R2)C=1s， f=1/t=1HZ，k3.4R 7 ，kR5 3 ，ufC100 4 ，ufC10 脉冲形成的电路图如下： 仿真的结果如图：仿真的结果如图： - 5 - 从图中可知：秒脉冲的周期约为 1s，符合作为电子钟的要求。 秒脉冲中用到 555 计时器： 1 地 gnd 2 触发 tri 3 输出 out 4 复位 rst 5 控制电

5、压 con 6 门限阈值 thr 7 放电端 dis 8 电源电压 vcc 接通电源后，电源 VCC 通过 R7 和 R3 对电容 C 充电，当 Uc1/3VDD 时， 振荡器输出 Vo=1，放电管截止。当 Uc 充电到2/3VDD 后，振荡器输出 Vo 翻转成 0， 此时放电管导通， - 6 - 使放电端(DIS)接地，电容 C 通过 R3 对地放电，使 Uc 下降。当 Uc 下降到 1/3VDD 后， 振荡器输出 Vo 又翻转成 1，此时放电管又截止，使放电端(DIS)不接地，电 源 VDD 通过 R7 和 R3 又对电容 C 充电， 又使 Uc 从 1/3VDD 上升到 2/3VDD,触

6、发器又发生翻 转，如此周而 复始，从而在输出端 Vo 得到连续变化的振荡脉冲波形。脉冲宽度 TL 0.7R3C，由电容 C 放电时间决定；TH=0.7(R7+R3)C，由电容 C 充电时间决定，脉冲周期 T TH+TL。 555 原理图： 555555 定时器的功能表定时器的功能表： - 7 - 3.2.2 分秒计数器：分秒计数器： 4518bd 功能表： BD4518 4 脚 bcd8421/10 进制同步加计数器,IC 是一个封装中含有一个 bcd8421/10 进制计数器,其功能引脚分别为 3-6,1 2 7.该计数器是单路系统脉 冲输入（1 脚）4 路 bcd 码信号输出,（3-6 脚）BD4518 有一个时钟输入端 CP,若 用时钟上升沿触发,信号由 CP 输入,BN MR 也保持低电平（0）,只有满足了这些 条