数电课程设计--数字秒表报告

《数电课程设计--数字秒表报告》由会员分享，可在线阅读，更多相关《数电课程设计--数字秒表报告（9页珍藏版）》请在毕设资料网上搜索。

1、 1 数字电子课程设计报告数字电子课程设计报告 题目名称：电子秒表电路 姓 名: 学 号： 班 级： 指导老师： 20122012 年年 6 6 月月 2 （1）计时范围：059 秒 （2）显示分辨率为 1s。 （3）用按钮开关控制工作状态，即：暂停、清零。 （4 4）本身带有，工作时指示灯亮。 二、元件清单：二、元件清单： 三、三、 详细设计详细设计： （1）秒脉冲的产生 CD4060 由一振荡器和 14 级二进制串行计数器位组成，振荡器的结构可以是 RC 或 晶振电路，CR 为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为 主从触发器。在 CP1(和 CP0)的下降沿计数器以二进

2、制进行计数。在时钟脉冲线上 使用斯密特触发器对时钟上升和下降时间无限制。 D 2 Q 5 CLK 3 Q 6 S 4 R 1 U2:A 74HC74 CLK 1 E 2 MR 7 Q0 3 Q1 4 Q2 5 Q3 6 U3:A 4518 CLK 9 E 10 MR 15 Q0 11 Q1 12 Q2 13 Q3 14 U3:B 4518 3 4 图图 2 2- -1 1 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用 晶体振荡器产生标准频率信号经过整形、分频获得 1Hz 的秒脉冲。石英晶体振荡器的特 点是振荡频率准确、电路结构简单、频率易调整。如晶振为 32768

3、Hz，通过 15 次二分 频后可获得 1Hz 的脉冲输出，电路图如图图 2 2- -1 1 所示。 （2）秒计数器的设计 十进制同步加法计数器十进制同步加法计数器 CD4518CD4518 CD4518/CC4518 是二、十进制（8421 编码）同步加计数器，内含两个单元的加计数 器，其功能表如真值表所示。每单个单元有两个时钟输入端 CLK 和 EN，可用时钟脉冲的 上升沿或下降沿触发。 由表可知， 若用 ENABLE 信号下降沿触发， 触发信号由 EN 端输入， CLK 端置“0” ；若用 CLK 信号上升沿触发，触发信号由 CLK 端输入，ENABLE 端置“1” 。 RESET 端是清

4、零端， RESET 端置 “1” 时， 计数器各端输出端 Q1Q4 均为 “0” ， 只有 RESET 端置“0”时，CD4518 才开始计数。 CD4518 采用并行进位方式， 只要输入一个时钟脉冲， 计数单元 Q1 翻转一次； 当 Q1 为 1， Q4 为 0 时，每输入一个时钟脉冲，计数单元 Q2 翻转一次；当 Q1=Q2=1 时，每输入一个 时钟脉冲 Q3 翻转一次；当 Q1=Q2=Q3=1 或 Q1=Q4=1 时，每输入一个时钟脉冲 Q4 翻转一 次。这样从初始状态（ “0”态）开始计数，每输入 10 个时钟脉冲，计数单元便自动恢 复到“0”态。若将第一个加计数器的输出端 Q4A 作

5、为第二个加计数器的输入端 ENB 的 时钟脉冲信号，便可组成两位 8421 编码计数器，依次下去可以进行多位串行计数。 引脚功能：引脚功能： 引脚符号功能 1 9CLOCK 时钟输入端 7 15RESET 消除端 2 10ENABLE 计数允许控制端 3 4 5 6Q1A-Q4A 计数输出端 11 12 13 14Q1B-Q4B 计数输出端 8 VSS 地 16VDD 电源正 5 图图 2 2- -2 2 图图 2 2- -2 2 为秒计数译码电路，秒计数器为 M=60 的计数器，即显示 0059，采用中规 模集成电路双十进制计数器至少需要 2 片，因为 10 M 100。它的个位为十进制，十

6、 位为六进制。本电路采用两片 CD4511 实现。当个位计数至 1010 时，通过 74HC00 二输 入与非门连至清零端达到清零，当达到 0000 时，产生上升脉冲送给十位。十位计数至 0110 时清零。 CD4511 是一个用于驱动共阴极 LED （数码管） 显示器的 BCD 码七段码译码器， 特点： 具有 BCD 转换、消隐和锁存控制、七段译码及驱动功能的 CMOS 电路能提供较大的拉电 流。可直接驱动 LED 显示器。 CD4511 是一片 CMOS BCD锁存/7 段译码/驱动器，引脚排列如图 2 所示。其中 a b c d 为 BCD 码输入，a 为最低位。LT 为灯测试端，加高电平时，显示器正常显示，加低 电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI 为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1 端应加高电平。另外 CD4511 有拒绝伪码的特点， 当输入数据越过十进制数 9(1001)时， 显示字形也自行消隐。