基于VHDL电子密码锁开题报告

《基于VHDL电子密码锁开题报告》由会员分享，可在线阅读，更多相关《基于VHDL电子密码锁开题报告（5页珍藏版）》请在毕设资料网上搜索。

1、 毕 业 论 文 设 计 开 题 报 告 题 目 基于 VHDL 的密码锁设计 学生姓名 所在院(系) 电气与电子工程 学院 专业班级 指导教师 2012 年 3 月 10 日 1 题 目 基于 VHDL 的数码锁设计 一、选题的目的及研究意义 现存的密码锁大多是基于数字电路设计的，这种密码锁设计思路简单、易于实现，但是过多的 原器件的组合给推广和流行带来了不便。根据这种情况研究出来一种功能强大、易于推广的密码锁 已经迫在眉睫。 现在广为流行的 VHDL 语言， 描述能力强、 覆盖面广、 抽象能力强， 所以采用 VHDL 建立硬件模型可以解决原器件过多而导致设计复杂的问题。 用 VHDL 可以

2、快速灵活地设计出符合各种要求的数字密码锁，而且操作简单，稍加修改就可以 改变密码的位数，增强其安全性，且很容易做成 ASIC 芯片，使设计过程达到高度自动化，并能够 在设计完成后在 Quartus II 环境下进行电路的模拟仿真。 本次设计为开发出一种具有体积小，功耗低，操作简单易于修改和维护，具有良好的应用前景 的密码锁。 二、综述与本课题相关领域的研究现状、发展趋势、研究方法及应用领域等 1、CPLD 的研究现状 当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断 地进行更新换代。可编程逻辑器件是近几年来才发展起来的一种新型集成电路，是当前数字 系统设计的主要硬件

3、基础，是硬件编程语言 VHDL 的物理实现工具，可编程逻辑器件对数字系 统设计自动化起着重要作用，可以说没有了编程逻辑器件就没有当前的数字自动化。目前， 以这种可编程逻辑器件为原材料，进行的 EDA 设计模式已经成为当前数字设计的主流。 CPLD 器件具有高密度、高速率、系列化、标准化、小型化、多功能、低耗能、低成本、 设计灵活方便、可无限反复编程，可现场模拟调试验证等特点，使用 CPLD 可在较短的时间内 完成一个电子系统的设计和制作，缩短了研制周期，达到快速上市和进一步降低成本的要求。 2、CPLD 的发展趋势 可编程逻辑器件正处于高速发展的阶段。下一代可编程逻辑器件硬件上有以下四大发展

4、趋势。最先进的 ASIC 生产工艺将被更广泛的应用于以 CPLD 为代表的可编程逻辑器件；越来 越多的高端 CPLD 产品将包含 DSP 或 CPU 等处理器内核，从而 CPLD 将由传统的硬件设计手段 逐渐过渡到为系统级设计平台； CPLD 将包含功能越来越丰富的硬核， 与传统 ASIC 进一步融合， 并通过结构化 ASIC 技术加快占领部分 ASIC 市场；低成本 CPLD 的密度越来越高，价格越来越 合理，将成为 CPLD 发展的中坚力量。 3、CPLD 的研究方法 CPLD 的设计方法采用自顶向下的层次化设计方法，即从整个系统的整体要求出发，自上 向下的逐步将系统设计内容细化，即把整个

5、系统分割为若干功能模块，最后完成整个系统的 设计。具体是借助于 EDA 软件用原理图、布尔表达式、硬件描述语言等方法生成相应的目标 文件，最后用编程器或下载电缆用目标器件实现。 2 三、对本课题将要解决的主要问题及解决问题的思路与方法、拟采用的研究方法（技术路线）或设 计（实验）方案进行说明，论文要写出相应的写作提纲 三大模块设计思路： 密码锁输入电路：这个模块包括时序产生电路、键盘扫描电路、键盘弹跳消除电路、键盘 译码电路等功能电路组。 密码锁控制电路：这个模块包括按键数据的缓冲存储电路，密码的清除、变更、存储，密 码核对（即数值比较电路） ，解锁电路（即开关门锁电路）等。 密码显示电路：这

6、个模块主要将要显示数据的 BCD 码转换成数码器的七段显示驱动编码， 在数码管上依次显示出来。 以上是三大模块的基本设计思路，其次，采用 3*4 矩阵式键盘。这种机械式键盘具有成本低， 可靠性高，构成电路简单，应用广泛等特点，将其应用于电子密码锁中是比较不错的选择。但是我 们必须克服机械式键盘存在的一些弹跳消除问题。 密码锁输入电路 键盘扫描电路 时序产生电路 扫描信号 按键输入 键盘 弹跳消除电路 键盘译码电路 密码锁控制电路 寄存器消除信号发生电路 开/关门锁电路 数值比较电路 按键数据缓存器 显示电路 BCD 至七段译码电路 七段数码管 3 数字密码的显示我们采用 LED 数码管来实现，相对而言其电路简单，成本低，且具有一定的可 靠性。 结果显示部分，我们通过一个红色的发光二极管和一个绿色的发光二极管来表示，电路工作时 绿灯点亮，当设置密码成功，上锁时，红灯点亮，绿灯熄灭；输入正