计算机硬件课程设计指导——CPLD部分
《计算机硬件课程设计指导——CPLD部分》由会员分享,可在线阅读,更多相关《计算机硬件课程设计指导——CPLD部分(78页珍藏版)》请在毕设资料网上搜索。
1、 硬件硬件课程设计指导课程设计指导 CPLDCPLD 部分部分 硬件课程设计硬件课程设计 -基于基于 CPLDCPLD 的模型机设计的模型机设计 2 21 1 硬件基础知识硬件基础知识 一、一、CPLDCPLD 简介简介 具有固定输入和输出数目的任何组合逻辑函数可以在可编程只读存储器 (PROM) 中, 以输出为输入的查找表方式来实现,许多实现组合逻辑的结构变型已从这一简单的概念引 申出来,然而利用 VISI 的密度产生更通用的,能实现 PCB板上几个简单 PAL 互连功能的 器件是 PAL/PROM 这类范例的扩展,称为 PAL 构造的 PLD,也就是说复杂可编程逻辑器 件CPLD(Comp
2、lex programmable logic devices) 。它是随着半导体工艺不断完善、用户 对器件集成度要求不断提高的形势下所发展起来的。CPLD 是复杂的 PLD,专指那些集成 规模大于 1000 门以上的可编程逻辑器件。 传统的 CPLD 编程是在编程器上完成的,因为那里对 CPLD 编程需要较高的电压和 较特殊的波型。然而,由于工艺的改进,对 CPLD 器件的编程可在其工作电压下进行。因 此,可将 CPLD 芯片安装在系统中,在其工作环境下,依靠编程软件完成,这就是所谓在 系统编程(In System Program) 。 具有在系统编程功能的 CPLD 芯片的每个 I/O 端口
3、(pin)都有一个三态门和一个可配 置的上拉电阻,正常工作时这些三态门处于选通状态,而上拉电阻根据设计要求连在引脚 上或者不连。芯片上还有专供在系统编程使用的引脚,例如 LA TTICE 公司的 ispLSI1016 芯片上有 5 个这样的控制端 ispEN、SDI、SDO、SCLK 和 RESET。它们可通过编程电缆 与计算机并口相连,正常工作时 ispEN 加高电平,编程(通常称此过程为下载)时加低电 平,此时所有 I/Opin 内的三态门处于断开状态。将芯片内部与周边电路的联系隔断,而每 个 IO 单元中的触发器被串接起来,成了一个移位寄存器。 在系统编程技术的出现,可以将器件先装配在系
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中设计图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机硬件 课程设计 指导 CPLD 部分
