1、 计算机学科实验基地计算机学科实验基地 实验报告实验报告 实验类型：必修实验类型：必修 选修选修 实验日期：实验日期：0606 年年 06 06 月月 2828 日日 实验名称：实验名称：组合逻辑控制器逻辑设计 实验地点：实验地点：实验基地 学生姓名：学生姓名： 指导教师：指导教师： 班班 级：级： 评阅教师：评阅教师： 同组学生：同组学生： 计算机科学与工程学院制计算机科学与工程学院制 评分：评分： 学分：学分： 实验报告内容：实验报告内容： 一、实验目的 理解组合逻辑控制器的结构及功能，理解微命令信号和时序信号的产生，并学会 如何采用 VHDL 语言对硬件逻辑进行描述并下载到 FPGA 芯
2、片中， 从而设计完成一个具有组 合逻辑控制器功能的芯片。 二、实验方案与计划（对硬件和项目设计） 模块结构和功能设计 顶层模块的功能描述： 根据现行指令、 控制台命令、 时序系统等产生模型机所需微命令； 控制整个 CPU 的运行。 输入：RST /*复位信号 CLK /*系统时钟； IR_CODE /*指令输入(16 位)； 输出：READ_COM /*读存储器； WRITE_COM /*写存储器； CPR0_P /*寄存器 R0 的打入脉冲 CPR1_P /*寄存器 R1 的打入脉冲 CPR2_P /*寄存器 R2 的打入脉冲 CPR3_P /*寄存器 R3 的打入脉冲 CPC_P /*寄存
3、器 C 的打入脉冲 CPD_P /*寄存器 D 的打入脉冲 CPPC_P /*寄存器 PC 的打入脉冲 CPSP_P /*寄存器 SP 的打入脉冲 CPMBR_P /*寄存器 MBR 的打入脉冲 CPMAR_P /*寄存器 MAR 的打入脉冲 CPPSW_P /*寄存器 PSW 的打入脉冲 SMBR /*寄存器 MBR 的置入端; SIR /*寄存器 IR 的置入端; EMAR /*寄存器 MAR 的使能端; SELA3 /*选择器 A 的选择控制（3 位） SELB3 /*选择器 B的选择控制（3 位） CON_ALU6 /*ALU 的功能控制（6 位） SHIFT_REG2 /*移位器的控
4、制（2 位）左移、右移、直传（DM）; 组合逻辑控制器内部框图： 1 1、指令译码器 说明： 由于译码后输出较多， 所以按操作类型 （IR15IR12） ， 源寄存器号 （IR11IR9） ， 源寻址方式（IR8-IR6） ，目的寄存器号（IR5IR3） ，目的寻址方式（IR2IR0）分为五个 译码器。 （1） 操作类型译码 U_OPER_DECOD 输入：IR15，IR14，IR13，IR12 输出： MOV，ADD， SUB，AND， OR，EOR，COM， NEG， INC， DEG， SL， SR， JMP_RST， JSR 功能描述表： IR15IR14IR13IR12 IR_OPER_TYPE 0000 MOV 0001 ADD 0010 SUB 00
