1、 数字逻辑课程设计报告 数字抢答器 学 院 名 称学 院 名 称 ： 学 生 姓 名学 生 姓 名 ： 专 业 名 称专 业 名 称 ： 班班 级级 ： 实 习 时 间实 习 时 间 ： 数字电路课程设计数字电路课程设计抢答器的设计抢答器的设计 一、实验目的：一、实验目的： 1用给定的逻辑器件设计四路数字抢答器； 2熟悉逻辑器件的功能及使用； 3. 掌握数字电路的设计流程。 二、实验要求：二、实验要求： 1. 抢答器同时供 4 名选手抢答，分别用 4 个按钮 S S表示， 设置一个系统清除和抢答控制开关 T，该开关由主持人控制。 2. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的选手
2、编号，并在 LED 数码管上显示，选手抢答实行优先锁存，优先抢答 选手的编号一直保持到主持人将系统清除为止。 3 抢答器的抢答时间为 10 秒倒计时。 4. 参赛选手在设定的时间内进行抢答， 抢答有效， 定时器停止工作， 显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将 系统清除为止，如果定时时间已到，无人抢答，本次抢答无效，数 码管此时显示 0，且黄灯亮，在主持人未启动“开始”前，如有抢 答者则其对应的红灯亮，同时数码管显示其号码。 三、实验框图及总体设计三、实验框图及总体设计： 如图所示为总体方框图。其工作原理为：接通电源后，主持人 开关开始时接地处于禁止状态，编号显示器灭灯，
3、开关灯灭，定时器 显示 10 秒；主持人将开关置“开始“端，宣布“开始“，开关灯亮，抢 答器工作，同时定时器倒计时。选手犯规提前抢答时，抢答器完成： 编号锁存、编号显示以及对应红灯亮。选手在定时时间内抢答时，抢 答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时 器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由 主持人再次将开关接地并重新复位。 数字抢答器框图：数字抢答器框图： 四、主要单元电路设计：所用器材四、主要单元电路设计：所用器材: 芯片芯片 数量数量 芯片芯片 数量数量 555 一片 74LS161 一片 74LS75 一片 74LS148 一片 74LS48
4、两片 74LS20 一一片 74L04 一片 七段显示管 两个 74L08 一一片 发光二极管 3 个 电容:0.01uf 一一个 电阻 6 个 电容：4.7uf 一一个 面包板 一块 抢答按钮 锁存器 优先编码器 译码电路 译码显示 主持人开关 控制 电路 报警 电路 秒脉冲产 生电路 定时 电路 译码电路 译码显示 1、 用 555 器件设计脉冲产生电路 555 定时器产生施密特触发电路。5 号端口接 0.1uF 电容起滤波的 作用，以提高比较器参考电压的稳定性。 图 1 2、抢答电路： 设计电路见图 2 所示。 电路选用 74LS148 （八线三线优先编码器） 、 74LS48 （4 线
5、-七段译码器）和锁存器 74LS75 来完成。 该电路主要完成两个功能：一是分辨出选手按键的先后，并通过 74LS75 及 74LS148 锁存优先抢答者的编号，同时译码显示电路显示抢答选手的编号（显 示电路采用七段数字数码显示管） ； 二是禁止其他选手按键， 其按键操作无效 （主 要通过 74LS75 及 74LS20 与非门实现）。工作过程：开关自上而下，分别是 J1,J2,J3 J4，低电平抢答有效，当有选手将抢答按键按下时（如按下 J2），通 过 74LS75 的 D 触发器功能输出低电平，又经过 74LS148 的输出经 74LS48 译 码器接到七段显示电路处于工作状态，4Q3Q2
6、Q=010,经译码显示为“2”。此外， 通过 74LS20 与非门使 E0/1、E2/3 均为 0，封锁其他选手按键输入，确保不会 显示二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将 sw1 开关重新置为 0 然后才能进行。 图图 2 2.计时电路计时电路 电路如图 3 所示，用 74LS161、74LS48 来实现。 主持人按下开关之前计数器 LOAD 端为低电平，使整个模块处于置数状态，由 0110 为初始 abcd 的值；当主持人按下开关后，LOAD 端为高电平，使整个模 块处于计时状态，74LS161 由（0110）开始十模增量计数，通过 74LS20 的与 非功能使计数器倒计时，当有选手将抢答按键按下时，74LS148 的 14 管脚输出 低电平使 74LS161 的 7（ENP）管脚为低电平，则计数器的 ENT=1、ENP=0， ENT *ENP=0 计时器保持，停止计数。当计时结束无选手抢答，74LS161 输出 1111，通过 74LS20（对 1111 的与非作
