1、 * * *计算机科学系 课程设计课程设计( (综合实验综合实验) )报告报告 ( 2014( 2014-20152015 年度第一学期年度第一学期) ) 课程名称：课程名称： 微型计算机技术微型计算机技术 题题 目：目： 微机交通灯控制系统微机交通灯控制系统 班班 级：级： 学学 号：号： 学生姓名：学生姓名： 指导教师：指导教师： 设计周数：设计周数： 同同 组组 人：人： 日期：日期： 2015 年年 01 月月 02 日日 1 一一. . 课程设计的目的与要求。课程设计的目的与要求。 1.11.1 设计的目的。设计的目的。 （1） 了解交通灯管理的基本工作原理。 （2） 掌握 8259
2、A 中断控制器的工作原理和应用编程。 （3） 掌握 8255A 并行接口的各种工作方式和应用。 （4） 熟悉 8253 计数器/定时器的工作方式及应用编程，掌握利用软硬件相结合定时的方法。 （5） 掌握 LED 显示器及数码管的使用。 1.21.2 设计的要求。设计的要求。 （1）南北(A)向和东西(B)向的交通灯定时 30 秒交换一次。每次交换前，黄灯点亮 5 次共 5 秒； （2）道口设有紧急车辆检测器。若紧急车辆检测器有效，J=0 时，二个方向交通灯立即亮红灯,原有 计时器暂时停止计时，直至 J=1。然后又自动继续恢复正常的交通管理。 1.3 1.3 设计的意义。设计的意义。 在微机原理
3、及应用课程中学过了微机各个基本组成模块的原理和编程技术，在实验室现有的设备情况 下，设计一个具有一定功能的应用系统，达到对知识的深入理解和融会贯通，培养动手能力、实践能力以 及团队合作的精神。 二二. . 设计正文。设计正文。 2.12.1芯片原理芯片原理 82598259 的工作原理：的工作原理： 一、数据总线缓冲器:8259A 与系统数据总线的接口，是 8 位双向三态缓冲器。CPU 与 8259A 之间的控 制命令信息、状态信息以及中断类型信息，都是通过缓冲器传送的。 二、读/写控制逻辑:CPU 通过它实现对 8259A 的读/写操作。 三、级连缓冲器:用以实现 8259A 芯片之间的级连
4、，使得中断源可以由 8 级扩展至 64 级。 四、控制逻辑电路:对整个芯片内部各部件的工作进行协调和控制。 五、中断请求寄存器 IRR:8 位，用以分别保存 8 个中断请求信号，当响应的中断请求输入引脚有中断 请求时，该寄存器的相应位置 1。 六、中断屏蔽寄存器 IMR:8 位，相应位用以对 8 个中断源的中断请求信号进行屏蔽控制。当其中某位 置“0“时，则相应的中断请求可以向 CPU 提出；否则，相应的中断请求被屏蔽，即不允许向 CPU 提出中 断请求。该寄存器的内容为 8259A 的操作命令字 OCW1，可以由程序设置或改变。 七、中断服务寄存器 ISR:8 位，当 CPU 正在处理某个中
5、断源的中断请求时，ISR 寄存器中的相应位置 1。 八、 用以比较正在处理的中断和刚刚进入的中断请求之间的优先级别， 决定是否产生中断或中断嵌套。 2 8255A8255A 的工作原理：的工作原理： 8255A8255A 的内部结构的内部结构: : 1、数据总线缓冲器:这是一个双向三态的 8 位数据缓冲器，它是 8255A 与微机系统数据总线的接口。 输入输出的数据、CPU 输出的控制字以及 CPU 输入的状态信息都是通过这个缓冲器传送的。 2、三个端口 A，B 和 C:A 端口包含一个 8 位数据输出锁存器和缓冲器，一个 8 位数据输入锁存器。B 端口包含一个 8 位数据输入/输出锁存器和缓
6、冲器，一个 8 位数据输入缓冲器。C 端口包含一个 8 位数据输 出锁存器和缓冲器，一个 8 位数据输入缓冲器(输入没有锁存器)。 3、A 组和 B 组控制电路:这是两组根据 CPU 输出的控制字控制 8255 工作方式的电路，它们对于 CPU 而 言， 共用一个端口地址相同的控制字寄存器， 接收 CPU 输出的一字节方式控制字或对 C 口按位复位字命令。 方式控制字的高 5 位决定 A 组的工作方式，低 3 位决定 B 组的工作方式。对 C 口按位复位命令字可对 C 口 的每一位实现置位或复位。A 组控制电路控制 A 口和 C 口上半部，B 组控制电路控制 B 口和 C 口下半部。 4、读写控制逻辑:用来控制把 CPU 输出的控制字或数据送至相应端口，也由它来控制把状态信息或输 入数据通过相应的端口送到 CPU。 8255A8255A 的的 工作方式工作方
