欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    位同步信号提取电路功能模块的设计与建模课程设计

    • 资源ID:1398600       资源大小:532KB        全文页数:27页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    位同步信号提取电路功能模块的设计与建模课程设计

    1、 学学 号:号: 课课 程程 设设 计计 题题 目目 位同步信号提取电路功能模块的设计与建模位同步信号提取电路功能模块的设计与建模 学学 院院 信息工程学院信息工程学院 专专 业业 班班 级级 姓姓 名名 指导教师指导教师 2015 年年 12 月月 31 日日 课程设计任务书课程设计任务书 学生姓名:学生姓名: 专业班级:专业班级: 指导教师:指导教师: 工作单位:工作单位: 信息工程学院信息工程学院 题题 目目: : 位同步信号提取电路功能模块的设计与建模位同步信号提取电路功能模块的设计与建模 初始条件:初始条件: (1)MAX PLUSII、Quartus II、ISE 等软件; (2)

    2、课程设计辅导书:通信原理课程设计指导 (3)先修课程:数字电子技术、模拟电子技术、电子设计 EDA、通信原理。 要求完成的主要任务要求完成的主要任务: : (包括课程设计工作量及其技术要求,以及说明书撰写等具体 要求) (1)课程设计时间:一周; (2)课程设计题目:位同步信号提取电路功能模块的设计与建模; (3)本课程设计统一技术要求:按照要求题目进行逻辑分析,掌握锁相法,画出实现 电路原理图,设计出各模块逻辑功能,编写 VHDL 语言程序,上机调试、仿真,记录实 验结果波形,对实验结果进行分析; (4)课程设计说明书按学校“课程设计工作规范”中的“统一书写格式”撰写,并标 明参考文献至少

    3、5 篇; (5)写出本次课程设计的心得体会(至少 500 字)。 时间安排:第时间安排:第 1717 周周 参考文献:参考文献:段吉海.数字通信系统建模与设计.北京:电子工业出版社,2004 江国强.EDA 技术与应用. 北京:电子工业出版社,2010 John G. Proakis.Digital Communications. 北京:电子工业出版社,2011 指导教师签名:指导教师签名: 年年 月月 日日 系主任(或责任教师)签名:系主任(或责任教师)签名: 年年 月月 日日 目录目录 摘 要 .1 Abstract .2 1 Quartus II 软件介绍.3 2 设计原理 .4 2.1

    4、 位同步原理 .4 2.2 数字锁相环的原理与方框图 .5 3 设计思路 .5 4 电路仿真 8 4.1 码型变换模块 .8 4.2 鉴相模块 .10 4.3 控制调节模块 .11 5 总电路图与运行结果 12 5.1 总电路图 .12 5.2 仿真总结 .13 6 心得体会 16 参考文献 .17 附录 .18 分频器 VHDL 语言程序18 移位寄存器 VHDL 语言程序.19 本科生课程设计成绩评定表 .24 1 摘要摘要 同步是通信系统中一个非常重要的实际问题。 在同步通信系统中,同步系统性能 的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作, 故位同步提取是一个 十分重要的

    5、课题,实现位同步的方法主要有外同步法和自同步法两种。目前,在数字通 信系统中,常采用数字锁相法来提取位同步信号。位同步锁相法的基本原理是在接收端 利用鉴相器比较接收码元和本地时钟产生的位同步信号的相位,若两者不一致(超前或 滞后) ,鉴相器就产生误差信号,并通过控制器调整位同步信号的相位,直至获得准确的 位同步信号为止。在本次课程设计中,我们根据锁相环位同步提取技术的原理,并用 VHDL 语言编程实现,在Quartus II下编译仿真通过,给出仿真波形图。经分析该设计稳定 可靠,且能够完成要求。 关键词:位同步;数字锁相环;关键词:位同步;数字锁相环; Quartus II 2 Abstrac

    6、t Synchronization is a very important practical problem in the communication system. In the communication system ,synchronous system functions lower will cause communication system function to lower ,even making the communication system cant work normally. Therefore ,a bit synchronous extraction is a very important topic,To achieve a synchro


    注意事项

    本文(位同步信号提取电路功能模块的设计与建模课程设计)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583