1、 电子课程设计 拔河游戏机 学院： 专业班级： 姓名： 学号： 指导老师： 2011 年 12 月 一：设计任务与要求 拔河游戏机用九个点评指示灯排成一行，开机后只有中间一个点亮，以此作 为拔河的中心线， 游戏双方各持一个按键， 迅速不断按动的产生脉冲， 谁按得快， 亮点向谁的方向移动， 每按一次， 亮点移动一次。 移动到任何一方终端指示灯亮， 这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才能点亮，恢 复到中心线。最后，显示器显示优胜者的盘数 二：总体框图 （1 1）整形电路：整形电路： 使甲，乙两组按出的脉冲经整形后形成一个占空比较大的脉冲，这样就减 少了一计数时另一计数为低电
2、平的情况，从而使每一次按键都有可能进行 有效 的计数。 （2 2）加减计数器：加减计数器： 甲组按键按下时进行加法计数，乙组按键按下时进行减法计数，哪组按键 快，计数器执行哪组所对应的计数。 （3 3）译码器：译码器： 将加减计数器输出的二进制数编译为十进制数，并控制显示电路的显示情 况。 甲 组 按 键 乙 组 按 键 整形电路 加减计数器 译码器 显示电路 计数器（甲组优胜盘数） 计数器（乙组优胜盘数） 控制电路 （4 4）计数器：计数器： 当游戏结束时，计数器进行计数。甲组胜出时，所对应的甲组计数器加一， 乙组计数器不计数，乙组同样的道理。 （5 5）显示电路）显示电路： 显示电路用电平
3、显示灯显示甲乙双方按键快慢的情况。 设计思路：设计思路： 甲， 乙双方用按键的快慢来表示力量的大小， 甲组按键快， 则执行加法计数， 乙组按键快，则执行减法计数。在游戏开始时，可按复位键对加减计数器进行置 数，根据题目要求，可置数为 0（这里采用 74LS192 芯片，为异步置数），再由 译码器输出送到显示电路，此时位于中间的灯亮，当比赛结束时，输出返回使计 数器停止计数，输出保持。此时优胜的一方所对应的计数器加一，输的一方所对 应的计数器不计数。 三：选择器件 为使硬件试验能够有效的进行， 这里我们选择的器件都是数电实验器件接触 过的器件。 （1 1）74LS19274LS192 同步二进制
4、可逆计数器同步二进制可逆计数器 逻辑功能说明：逻辑功能说明： 74LS192 为 可 预 置 的 十 进 制 同 步 加 / 减 计 数 器， 具有异步清 零和异步置数功能。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态 如何，即可完成清除功能。当置入控制端（PL）为低电平时，不管时钟 CP 的状 态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态。 192 的计数是同步的，靠 CPD、CPU 同时加在 4 个触发器上而实现。在 CPD、CPU 上升作用下 Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进 行加计数或减计数时可分别利用 CPD
5、或 CPU，此时另一个时钟应为高电平。当计 数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为 CPU 低电平部 分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲， 其宽度为 CPD 低电平部分的低电平脉冲。 当把 TCD 和 TCU 分别连接后一级的 CPD、 CPU，即可进行级联。以下是有关 74LS192 芯片的一些基本图示说明。 74LS1974LS192 2 管脚图管脚图 74LS192 管脚说明： 当置入控制端（PL）为低电平时，不管时钟 CP 的状态如何，输出端 3，2， 6，7 即可预置成与数据输入端 15，1，10，9 相一致的状态。可当成输出
6、端 14 为置零端 ；11 为置数端。3，2，6，7 为输出端；14 为置零端；5 为加法计 数端；4 为减法计数端 ；12，13 分别为进.借位端。 74LS19274LS192 逻辑符号图逻辑符号图 74LS19274LS192 逻辑功能表逻辑功能表 74LS19274LS192 内部原理内部原理图图 （2）3 线-8 线 74LS138 译码器 逻辑功能说明： 输入的 3 位二进制代码共有 8 种状态， 译码器将每个输入代码译成对应的一根输 出线上的高、低电平信号。 图（1）为 3 线-8 线译码器 74LS138 的逻辑符号图， 其有 3 个附加的控制 端 G1、G2A 和 G2B。当 G1=1、G2A+G2B=0 时，其附加门 GS 才输出高电平（S=1） ， 译码器处于工作状态。否则译码被禁止，所有的输出端被封锁在高电平，这三个 控制端也叫做“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码 图（2）3 线-8 线译码器 74LS138 的逻辑符号图，图（3）为 74LS138 的内部原理 图， 表 （
