欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    EDA课程设计---数字频率计

    • 资源ID:1396129       资源大小:271.50KB        全文页数:17页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    EDA课程设计---数字频率计

    1、物理与电子工程学院 EDA 实验室 课课 程程 设设 计计 报报 告告 (理工类)(理工类) 课程名称: EDA 技术 专业班级: 学生学号: 学生姓名: X X 所属院部: 物电学院 指导教师: XXX 2020 1111 2020 1 12 2 学年学年 第第 2 2 学期学期 物理与电子工程学院 EDA 实验室 目录 1设计目的和要求. 3 1.1 课程设计目的与要求 3 1.2 课程设计内容 3 1.3 设计原理 3 2仪器和设备. 5 2.1 MAX+PLUSI 软件介绍. 5 2.2 MAX+PLUS软件组成 5 3设计过程. 6 3.1 设计内容和要求. 6 3.2 设计方法和开

    2、发步骤. 6 3.2.1 设计方案. 6 3.2.2 实验步骤 . 6 3.3 设计思路. 7 3.4 设计难点. 7 4设计结果与分析. 8 4.1 实验结果. 8 4.1.1 测频控制信号发生器. 8 4.1.2 十进制计数器. 8 4.1.3 锁存器. 8 4.1.4 动态扫描输出 . 9 4.1.5 七段译码器 . 9 4.1.6 顶层模块 10 4.2 程序简要说明 . 10 4.2.1 测频控制信号发生器的结构体 VHDL 源程序. 10 4.2.2 十进制加法计数器的结构体 VHDL 源程序. 11 4.2.3 锁存器的结构体 VHDL 源程序 . 12 4.2.4 动态扫描的结

    3、构体 VHDL 源程序. 13 4.2.5 数码管显示的结构体 VHDL 源程序. 13 4.2.6 顶层模块波形仿真 15 5实验小结 16 参考文献. 17 物理与电子工程学院 EDA 实验室 1 1设计设计目的和要求目的和要求 1.1 1.1 课程设计目的课程设计目的与要求与要求 1. 学会利用 MAX+PLUSII 进行层次化设计,并进行编译仿真; 2. 掌握数字频率计电路的设计原理; 3. 掌握运用 VHDL 语言进行系统设计的方法; 4. 输入顶层电路图和下层设计文件; 5. 利用仿真手段进行功能调试。 1.21.2 课程设计课程设计内容内容 分析数字频率计的功能,完成功能模块的划

    4、分,分别用 VHDL 语言完成底层 模块的设计和以原理图的方法完成顶层模块的设计, 分别对各个模块以及顶层模 块进行仿真分析,最后在硬件开发平台上进行测试。 1.3 1.3 设计原理设计原理 频率信是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数,从而 测量出信号的频率。设计一个 6 位频率计,可以测量 1999999Hz的信号频率。 频率计工作时,先要生产一个计数允许信号即闸门信号,闸门信号的宽度为 单位时间,例如 1s。在闸门信号有效的时间内对被测信号计数,即为信号评率。 测量过程结束,需要锁存计数值或留出一段时间显示测量值。下一次测量前,应 该对计数器清零。频率计闸门时序如图 1

    5、所示,闸门信号由闸门电路产生。 图 1 频率计闸门时序 频率计可以分为 3 个部分:闸门电路、计数器和显示电路。本实验中,闸门 电路时钟为 2Hz,产生的技术周期为 1s,清零周期为 0.5s,4s 为一个周期测量 一次信号频率。计数器由 6 个十进制计数器构成 i 端,受闸门电路控制。显示电 计数 显示 清零 计数 计数允许信号 清零信号 物理与电子工程学院 EDA 实验室 路利用实例 7 设计的 6 位扫描数码显示器, 他的扫描时钟可以使用 1kHz或 10kHz 的时钟。 数字频率计的关键组成部分包括测频控制发生器、计数器、锁存器、动态扫 描输出,其原理框图如图 2 所示: 计 数 器

    6、待 测 信 号 锁 存 器数 码 管 显 示 测 频 控 制 信 号 发 生 器 动 态 扫 描 输 出 图 2 数字频率计原理框图 物理与电子工程学院 EDA 实验室 2仪器和设备仪器和设备 PC 机,MAX+PLUSI 软件 2.12.1 MAX+PLUSIMAX+PLUSI 软件介绍软件介绍 MAX+PLUS开发工具是 Altera 公司推出的一种 EDA 工具,具有灵活高效、 使用便捷和易学易用等特点。使用 MAX+PLUS软件,设计者无需精通器件内部 的复杂结构,只需用业已熟悉的设计输入工具,如硬件描述语言、原理图等进行 输入即可,MAX+PLUS就会自动将设计转换成目标文件下载到器件中去。 MAX+PLUS开发系统具众多特点,如多平台、开放的界面、模块组合式工具 软件、与结构无关、支持硬件描述语言、丰富的设计库等。使用 MAX+PLUSI 软件 可以使我们在较短的时间内完成相应的内容。 2.2 M


    注意事项

    本文(EDA课程设计---数字频率计)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583