1、数字数字时时钟的设计钟的设计 一一. 设计目的设计目的 钟表的数字化给人们生产生活带来了极大的方便， 数字钟是一种用数字电路 技术实现时、 分、 秒计时的装置， 与机械式时钟相比具有更高的准确性和直观性， 且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理 上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字 钟。 而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路 的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进 一步学习与掌握各种组合逻辑电路与时序电路的原理
2、与使用方法。 二二设计指标设计指标 1. 时间以 24 小时为一个周期； 2. 显示时、分、秒； 3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4. 具备整点报时功能，在 59 分 51 秒、53 秒、55 秒、57 秒输出 750Hz音频 信号，在 59 分 59 秒是输出 1000Hz信号，音响持续 1 秒。 三三. 功能原理功能原理 1. 数字钟的基本原理数字钟的基本原理 数字电子钟由信号发生器、 “时、分、秒”计数器、LED 数码管、校时电路、 整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种 的时间基准，震荡频率为 1HZ，为标准秒脉冲
3、。将标准秒脉冲信号送入“秒计数 器” ，该计数器采用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该 2 信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累 计 60 分，发出一个“时脉冲”信号，该信号将被送到“时计数器” 。 “时计数器” 采用 24 进制计数器，可以实现 24 小时的累计。LED 数码管将“时、分、秒”计 数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。 2. 原理框图原理框图 四四. 功能模块功能模块 1. 振荡电路振荡电路 在实验发现用晶体振荡电路不能产生 4Mhz，所以我们选择了用信号发生器代替 晶体振荡
4、电路来产生 4Mhz 的脉冲。 分 LED 数码管 分计数器 译码器 译码器 译码器 秒 LED 数码管 时 LED 数码管 秒计数器 时计数器 分频器 4Mhz 产生器 校时电路 3 2分频电路分频电路 首先利用两个D触发器同时实现二分频， 将4M变为1M， 然后利用六个74HS90 的全部实现十分频功能，就把 1Mhz 信号变成 1hz 的信号，作为秒脉冲 3. 秒计数电路秒计数电路 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成 60 进制计 4 数器。当计数到 59 时清零并重新开始计数。秒的个位部分的设计：利用十进制 计数器 74LS90 设计 10 进制计数器显示秒的个位
5、 。个位计数器由 0 增加到 9 时 产生进位， 连在十位部计数器脉冲输入端 CP， 从而实现 10 进制计数和进位功能。 利用 74LS90 和与门设计 6 进制计数器显示秒的十位 ， 当十位计数器由 0 增加到 5 时利用与门产生一个高电平接到清零端，同时产生一个脉冲给分的个位。 CKA 14 Q0 12 CKB 1 Q1 9 Q2 8 Q3 11 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 U30 74LS90 CKA 14 Q0 12 CKB 1 Q1 9 Q2 8 Q3 11 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 U31 74LS90 U
6、32 AND U33 NOT 10 9 8 U11:C 74LS00 60 进制-秒计数电路 4.4.分计数电路分计数电路 同秒计数器，他们同为六十进制计数器，不再赘述。 5.5.时计数电路时计数电路 来自分计数电路的进位脉冲使时的个位加， 个位计数器由 0 增加到 9 是产生 进位，连在十位计数器脉冲输入端 CP，当第 24 个时信号脉冲到达时,U12 计数器 的状态为“0100” ，U13 计数器的状态为“0010” ，此时时个位计数器和十位计数 器的输出都为 1，把他们分别送到清零端 R0（0）和 R0（1）,通过 74LS90 内部 的与非后清零，计数器复零，完成 24 进制。 5 CKA 14 Q0 12 CKB 1 Q1 9 Q2 8 Q3 11 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 U12 74LS90 CKA 14 Q0 12 CKB 1 Q1 9 Q2 8 Q3 11 R0(1) 2 R0(2) 3 R9(1) 6 R9(2) 7 U13 74LS90 24 进制-时计数电路 6.显示电路显示电路 利用 74LS48
