1、中文 2140 字 基于 DSP和 FPGA图像采集 处理系统平台 1 摘要： 本文提出了一种图像实时采集、处理的嵌入式平台。它是基于 TI 的高性能数字信号处理器TMS320C6416T 和 Altera 的 FPGA EP3C25F324。数 实时 字图像数据 首先从视频采集处送入 FPGA 中 ， 暂时存放 在 FPGA 中的 FIFO 中，再通过 DMA 缓冲接口进入 DSP6416 EMIF。 然后，图像数据根据 DSP 算法进行实时处理 。本系统 具备 实时图像显示的 LVDS 接口和 CAN 接口 ，用来和 他设备进行通信。实验结果表明该系统是有用的，功能强大。 关键词： 图像；
2、采集；处理； DSP； FPGA；平台 1 背景 实时图像处理 被广泛应用于 各个领域，如 表面质量检测的产品，目标跟踪，机器人指导，目标识别等。这种系统 对软件 处理能力和 硬件稳定性十分苛刻 ， 由于算法需要深入，而且程序流程复杂：图像数据传输，图像增强，图像分割和组件标签等。 所以实时成像处理系统的实施 极具挑战。 近年来，随着高性能的 DSP（数字信号处理器）和 FPGA 迅速发展，图像采集和处理技术在这方面的应用也日新月异。为满足实时图像处理的要求，现已推出了许多硬件平台。一些研究人员在 DSP1的基础上开发实时图像处理操作。同时也有 C.Vivas 使用单一的 DSP做图像信息处理
3、 ， 同时执行 算法，结果表明，该系统 可以完成相应功能 2。 如 帕特里克墨菲实现了一种基于 DSP 的平台上做视频压缩 3。同时，一些研究人员 基于 FPGA 实现 高性能的 实时 图像处理 4,5,6。 为了达到 更好 性能，一些研究人员结合了 DSP 和 FPGA 各自的优势 7,8,9。 DSP 作为执行图像处理算法和 FPGA 作为逻辑单元。因此，这些系统是非常理想的，因为 FPGA 的应用可以减少研发周期，对于不同的任务，系统处理可以非常灵活。 本文提出了一种 结合 DSP 和 FPGA 的嵌入式实时图像采集和处理的平台。这个平台的优点是， 使用 FPGA 中存储器， 降低 了
4、成本，并 保证了稳定的图像数据传输 。 并采用 CAN1 Yan Lei, Zhao Gang, Ryu Si-Heon, Lee Choon-Young, Lee Sang-Ryong, Bae, Ki-Man School of Mechanical Engineering, Kyungpook National University 1370 Sankyuk-dong, Buk-gu, Daegu, 702-701, Korea 总线接口和 LVDS 接口被用于图像数据的传输，将图像可以向传 PC 传输，以便电脑观察分析，同时 监控降低噪声的效果。 2 硬件体系结构 图 1 硬件架构 这
5、个平台的体系结构如 图 1 所示。 DSP6416 作为整个硬件 平台的“心脏” ， 它 决定 了其它模块， 包括 数据传输 管理以及执行数据处理。我们使用的设备是 TI TMS320C6416T，定点型 DSP， 在图像处理方面运算能力强 。 CPU 是 TI 基于第二代高性能，先进的 VelociTITM超长指令字 （ VLIW） 架构 开发的，可以进行 8 个 32 位指令 /周期时钟速率在 1GHz，即 8000每秒百万指令 （ MIPS） 。 DSP6416 核心处理器有 64 个通用寄存器， 32 位字长和 8 个独立的功能单元，两个 32 位乘法器 ， 6 个算术逻辑单元 （ A
6、LU） 。因此，它可以产生 4 个 16 位乘法累加器 （ MAC） 。除了巨大的处理能力， DSP6416 提供了很多资源，有效地管理数据传输，包括一个 32 位 PCI 总线， 64 位和 16 位外部存储器接口 （ EMIF） ，三个多通道缓冲串行端口 （ McBSP） 。片上增强型直接存储器存取 （ EDMA） 控制器是非常有效的传输数据 方式 ，而无需 损失 CPU 的性能。 在此平台上的存储器模块包括一个 4M flash； 2 个 64M 的 SDRAM， 用来存储大量的图像数据，在 FPGA 中的 RAM， 用于存储校准图象数据时 所需的乘数因子 ， FPGA 作为 传输图像数据的缓冲区的一个 FIFO。 FPGA 中的 flash、 RAM、 FIFO 分别分配 为 CEO， CE1，CE3 地址空间。 在这个系统平台上， Altera 的 FPGA EP3C25F324 不仅作为逻辑单元，也作为 RAM 和FIFO 用于数字图像数据进行预处理。 EP3C25F324 拥有庞大存储空间 （ 594K） ，
