1、 1 课程设计任务书课程设计任务书 学 院 专 业 学生姓名 班级学号 课程设计题目 四位二进制同步减法计数器（缺 0001,0010,0100,0101） 实践教学要求与任务实践教学要求与任务: : 1.了解数字系统设计方法。 2.熟悉 ISE 仿真环境及 VHDL下载。 3.熟悉 Multisim 仿真环境。 4.设计实现四位二进制同步减法计数器（缺 0000,0001,0011,0100） 工作计划与进度安排工作计划与进度安排: : 第一周：熟悉 Multisim 及 Xillinx 及 Xillinx ISE 环境，练 习数字系统设计方法 第二周： （1）在 ISE 环境中仿真实现四位
2、二进制同步减法计 数器（缺 0000,0001,0011,0100） 。 （2）在 Multisim 环境中仿真实现四位二进制同步减 法计数器（缺 0000,0001,0011,0100） ，并通过虚拟 仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 2 一、课程设计目的一、课程设计目的 3 二、设计框图二、设计框图 . 3 三、设计过程三、设计过程 . 4 1、ISE 实现过程实现过程 4 11 建立工程建立工程 . 4 12 调试程序调试程序 . 5 13 波形仿真波形仿真 . 7 14 引脚锁定与下载引脚锁定与下
3、载 10 15 仿真结果分析仿真结果分析 13 2、MULTISIM实现过程实现过程 . 13 21 求驱动方程求驱动方程 . 13 22 画逻辑电路图画逻辑电路图 16 23 逻辑分析仪的仿真逻辑分析仪的仿真 17 24 结果分析结果分析 . 17 四、总结四、总结 18 五、参考文献五、参考文献 . 18 目录目录 3 一、课程设计目的一、课程设计目的 1 了解同步减法计数器工作原理和逻辑功能。 2 掌握计数器电路的分析、设计方法及应用。 3.学会正确使用 JK 触发器。 二、设计框图二、设计框图 输入计数脉冲 CP 四位二进制 输出计数结果 减法计数器 由题目可知，无效状态为 0000,
4、0001,0011,0100 根据二进制递减计数的规律，可 看出状态图如图 2.1 所示。 0010 1111 1110 1101 1100 1011 1010 0101 0110 0111 1000 1001 状态图 4 三、设计过程三、设计过程 1、ISE 实现实现过程过程 11 建立工程建立工程 FileNew ProjectProject Name：count2Project Location：工程保存的位 置nextnext 直至 finish。 建立工程 5 12 调试程序调试程序 右击 xc95108-15pc84，选 New Source，再选 VHDL Module 后，填加文件名（File name：count2）nextfinish。 添加 VHDL 文件 6 写入如下程序后保存 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_
