1、课程设计报告书目录 设计报告书目录设计报告书目录 一、设计目的. 1 二、设计思路 . 1 三、设计过程. 1 3.1、系统方案论证. 1 3.2、模块电路设计. 2 四、系统调试与结果. 4 五、主要元器件与设备. 9 六、课程设计体会与建议. 10 6.1、设计体会 10 6.2、设计建议 10 七、参考文献. 10 30 秒定时器设计 1 电子与信息工程系 2011 年 6 月 一、设计目的一、设计目的 1、熟悉集成电路的引脚安排。 2、掌握芯片的逻辑功能及使用方法。 3、了解面包板结构及其接线方法。 4、了解减计数显示电路的组成及工作原理。 5、熟悉减计时显示电路的设计与制作。 二、设
2、计思路二、设计思路 1、设计秒脉冲电路。 2、设计减计数电路。 3、设计译码和数码显示电路。 4、设计时序控制电路。 5、设计整体框图及连接电路图 三、设计过程三、设计过程 3.1、系统方案论证系统方案论证 30 秒定时器总体方框图如图 1 所示。 图 1 30 秒定时器总体方框图 秒脉冲发 生器 计数器 译码显示 控制电路 外 部 操 作 开关 30 秒定时器设计 2 电子与信息工程系 2011 年 6 月 其工作原理为：计数器完成 30 秒计时功能，而控制电路是直接控制计数器 的清零、启动计数、暂停/连续计数、译码显示等功能。操作直接清零开关时能 够使计数器清零并且使数码显示器显示 00；
3、当启动开关闭合时，控制电路应封 锁时钟信号 CP（脉冲信号） ，同时计数器完成置数功能，译码显示电路显示 30 秒；当启动开关断开时，计数器开始计数；当暂停/连续开关闭合时，控制电路 封锁时钟信号 CP，计数器处于封锁状态，计数器停止计数；当暂停/连续断开时， 计数器连续累计计数。 3.2、模块电路设计、模块电路设计 秒脉冲电路如图 2 所示 用 555 定时器与一个双 D 触发器相连， 通过调节电阻 R1、R2 的阻值大小使 其输出 1Hz的秒脉冲。 555_VIRTUAL Timer GND DIS OUTRST VCC THR CON TRI 4.758M R1 4.758M R2 10
4、0 Rl 10nF C 10nF Cf U10A 74HC74D_4V 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 VCC 5V VCC 5V GND GND VCC VCC 5 4 3 2 1 图 2 秒脉冲电路 30 秒减计数电路如图 3 所示 计数器 74HC192 是具有异步清零、异步置数功能的双时钟十进制同步加/ 减计数器，当 B 接+5V 时，CR 为高电平，计数器清零；当 B 接地时，CR 为低 电平，LD为低电平时，D0 到 D3 端输入的数据 d0 到 d3 被置入计数器， Q3Q2Q1Q0=d3d2d1d0,当 CR 为低电平，LD为高电平时，如果 CPd 为高电平， 由 CPu输入计数脉冲，进行加计数；如果 CPu为高电平，有 CPd 端输入计数脉 30 秒定时器设计 3 电子与信息工程系 2011 年 6 月 冲，则进行减计数；如果 CPu 和 CPd 端都为高电平时，计数状态器保持不变。 用两片 74HC192 实现 30 秒定时器的计数。当 B 接地时同时闭
