1、 毕业设计(论文)开题报告 题 目： 基于FPGA与锁相环技术结合的可控信号源设计 系： 电气信息学院 专 业： 电子信息工程 学生姓名： 学 号： 指导教师： 2013 年 4 月 22 日 毕 业 设 计（论 文）开 题 报 告 1 文献综述： 结合毕业设计 （论文） 课题情况， 根据所查阅的文献资料， 每人撰写 2500 字以上的文献综述，文后应列出所查阅的文献资料。 文文 献献 综综 述述 1 引言 所谓基于FPGA与锁相环技术结合的可控信号源设计是以LC振荡电路为振荡源，经 过变容二极管来调节振荡器的频率，使得振荡器输出波形没有明显失真，FPGA+单片机 作为整个设计系统的测试控制部
2、分，FPGA负责测频及对锁相环的控制，以单片机的输 出连接数码管显示振荡器输出频率，其中锁相环用来提高输出频率的稳定度。而在当 今计算机，测量技术，通信技术和石英钟表制作技术领域，经常需要精确度高，频率 稳定度高且方便可调的可控信号源，为满足此种需要，本设计利用FPGA与单片机的各 自优势，利用锁相环频率合成器来控制压控振荡器，从而可以产生高精确，高稳定度， 频率可调的多频率点，也是使得该课题成为可能。利来用锁 2 锁相环技术 锁相环技术始于 De Bellescize 在 1932 年提出同步检波理论,首次公开发表了对 锁相环的描述，实现同步检波。到 1940 年,锁相环第一次用于电视接收机
3、扫描同步装 置中, 改善了电视图像质量。随后,由杰斐和里希廷利用锁相环路作为导弹信标的跟踪 滤波器获得成功,第一次发表了包含有噪声效应的锁相环路线性理论分析的文章,同时 解决了锁相环路最佳化设计的问题。随着集成电路技术的发展,逐渐出现了集成的环路 部件、通用单片集成锁相环及多种专用集成锁相环,PLL 变成一个成本低、使用简便的 多功能组件。目前, 锁相原理的应用已经深入到通信、雷达、原子物理学,流体力学等。 锁相环 (PLL:Phase Locked Loop) 技术常用的两种模拟锁相环和数字锁相环。 2.1 模拟锁相环 模拟锁相环，就是由鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VC
4、O）三 部分组成。模拟锁相环优点多，但也有其缺点: 无源部分( 电感,电容)未能随工艺成 比例减小;工艺发展使电源电压降低,电压设计范围下降, 增大了设计难度; 阀值电压 的下降使得电路抗干扰能力下降,器件饱和,如放大器的输出饱和点下降, ADC 的精度 下降等;直流零点漂移;对电源噪声也很敏感;受温度影响;晶体管尺寸减小使得边缘效 应更明显; 寄生参数影响也增大。根据要求不同一般应用在锁相接收机、载波提取、 恢复基带时钟信号、调角信号解调;在通信中调制解调自动频率微调;在雷达中天线自 动跟踪与精密辅角偏转测量;在空间技术中测速定轨、测距与遥测数据获取;在电视机 中电视机同步、门限扩展解调的同步检波等。 2.2 全数字锁相环（ADPLL） 全数字锁相环由边沿控制 ECPD,环路滤波器（一般可用可逆计数器）,压控振荡器所 构成。数字锁相环噪声特性较差,当进行频率调整的时候, 输出频率会产生抖动,频差 越大,抖动会越大等缺点,但其有更多更实用的优点。 优点如下： (1
