1、 课程设计课程设计 班班 级：级： 姓姓 名：名： 学学 号：号： 指导教师：指导教师： 成成 绩：绩： EDA 技术与技术与 VHDL 语言语言 课程设计课程设计报告报告 电子与信息工程电子与信息工程学院学院 1 1 前言 在科技高度发展的今天，集成电路和计算机应用得到了高速发展。尤其是计算机应用 的发展。它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成， 如：手机、mp3 等。而且将来的不久他们的身影将会更频繁的出现在我们身边。各种家用 电器多会实现微电脑技术。电脑各部分在工作时多是一时间为基准的。这次课程设计就是 基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字
2、秒表。秒表在很多领域充 当一个重要的角色。在各种比赛中对秒表的精确度要求很高，尤其是一些科学实验。他们 对时间精确度达到了几纳秒级别。 1.1 课程设计的目的 本次设计的目的就是在掌握 EDA 实验开发系统的初步使用基础上，了解 EDA 技术， 对计算机系统中时钟控制系统进一步了解，通过对数字秒表的设计，进行理论与实际的结 合，提高与计算机有关设计能力，提高分析、解决计算机技术实际问题的能力。通过课程 设计深入理解计算机结构与控制实现的技术，达到课程设计的目标。 1.2 课程设计的内容 设计一块数字秒表，能够精确反映计时时间，并完成复位、计时功能。秒表计时的最 大范围为1小时，精度为0.01秒
3、，并可显示计时时间的分、秒、0.1秒等度量。 1.3 课程设计的要求 给出系统总体组成框图，设计思路，完成以上模块的VHDL实现及功能仿真，顶层文 件及整体仿真。 2 设计过程 2.1 设计规划 本系统设计采用自顶向下的设计方案，系统的整体组装设计原理图如图 2-1 所示，它 主要由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块分别完成计时 过程的控制功能、计时功能与显示功能。 2 2.2 各模块的原理及其程序 本系统设计由控制模块、时基分频模块，计时模块和显示模块四部分组成。各模块实 现秒表不同的功能 。图 2-2 就是整个系统原理图。 2.2.1 控制模块 控制模块的作用是针
4、对计时过程进行控制。计时控制模块可用俩个按钮来完成秒表的 启动、停止和复位。VHDL 源程序如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; 数字秒表 计时控制电路 控制状态机 计时电路 显示电路 时基分频电路 计数器 六十进制计数器 扫描电路 七段译码器 一百进制计数器 图 2-1 系统组成框图 CLR SP CLK OUTPUT EN OUTPUT EN OUTPUT SEG70 OUTPUT OUTBCD30 OUTPUT LED60 OUTPUT EN OUTPUT CO BCD7 MULX COUNT CTRL CB10 CLK CO S_1MS30 S_10MS30 CLK S_100MS30 CLR S_1S30 EN S_10S30 M_1MIN
