1、 FPGA 课程设计报告课程设计报告 课程名称：课程名称： FPGA 系部：系部： 信息工程系信息工程系 专业班级：专业班级： 学生姓名：学生姓名： 班级学号：班级学号： 指导老师：指导老师： 一、 实验目的与要求 （1）要独立完成测试题目，通过使用 MATLAB/Simulink、System Generator 进行模型的设计，锻炼自己综合运用所学知识的能力。 （2）熟练掌握 MATLAB/Simulink、System Generator、ISE10.1 软件的使用方 法。 （3）熟练使用常用的仿真模块，熟悉整个设计流程。 二、设计内容 实验（一） ：使用 System Generato
2、r 建立模型，名称为 design_flow，设计实 现信号延迟功能，通过 ISE10.1 下载至 FPGA 中，通过 Spartan-3E 开发板上 SW0 开关控制 LED0 指示灯的亮灭。 实验（一）步骤：实验（一）步骤： 1、打开 simulink 的库浏览器并建立一个新的 simulink 模型。 2、从浏览器中拖出 XINLINX 模块和其他的 simulink 块到新的模型中， 每个 simulink 模块都可以被用户自行设置使用， 通过双击模块图标来设置属性。 3、每一个 system generator 设计需要一个 syste generator。 4、打开 MATLAB。
3、 5、建立新模型。 6、保存模型并命名，以 design_flow.mdl 为文件名保存路径 7、防止仿真模块并仿真，放置 system generator 仿真模块并仿真。 8、单击 start simlink 开始仿真，双击 scope 模块查看仿真结果实现延 时一秒输出。 9、生成 ISE 工程，并修改 gateway in 和 gateway out 模块。 10、双击 system generator 模块，对应到配套使用的开发板进行设置。 11、使用 ISE 软件打开 netlist 文件夹中的 design_flow_cw.ise 文件，并 生成流文件下载到卡法办中，实现用开关
4、SW0 控制 LD0 灯。 实 验 （二） ：建立模型 add_overflow，实现十进制数 8 与 5 相加，通过设置不同的 溢出模式和数据位数，查看仿真结果，并结合定义对结果进行分析。 实验（二）步骤：实验（二）步骤： 1、 建立新的 simulink 模型，并以 add_overflow 为文件名保存。 2、 放置 system generator 仿真模块。 3、 单击 start simulink 开始仿真，display、display1、display2 分别显示-4,7,13。 实验（三）实验（三）步骤步骤： 打开 SGexerciseblack_boxblackbox.mdl 模型，将 VHDL 语言编写的 转置 FIR 滤波器导入到 System Generator 中，实现硬件描述语言的协同仿真。 采用 ISE Simulator 仿真模式，并查看仿真结果。 1.打开 C：/SG/exercise/black_box.mdl 2.将xilinx Bloc
