1、 电子通信工程系电子通信工程系 EDA 技术及应用技术及应用课程设计报告课程设计报告 题目：题目： 交通灯控制器交通灯控制器 姓姓 名名： 学学 号号： 同组成员：同组成员： 指导老师：指导老师： 年年 月月 日日 目目 录录 一、一、设计任务书设计任务书 二、二、硬件系统硬件系统设计设计 1 1、电、电路原理图路原理图 1.1 CPLD 核心电路 1.2 数码管显示电路 1.3 电源电路 1.4 LED 指示灯电路 2、管脚分配 3、设计方案 三、三、Verilog HDL 代码设计代码设计 四、四、系统调试系统调试 1、逻辑功能模块 RTL 级描述 2、仿真图 五、总结五、总结 1、对本次
2、课程设计的总结 六、参考文献六、参考文献 一、一、设计任务书设计任务书 设计要求 （1）主干道通行（绿灯） ：支干道有车 24 秒；支路红灯，数码管实时显示倒计时的秒， 秒计时的频率为 1Hz 。 （）主干道缓冲（黄灯） ：6 秒，(不显示计数)，秒计时的频率为 1Hz 。 （）支路通行（绿灯） ：20 秒，主干道红灯，数码管实时显示倒计时的秒，秒计时的 频率为 1Hz 。 （）支路缓冲（黄灯） ：6 秒，不显示，秒计时的频率为 1Hz 。 数码管采用动态显示。 其他要求： （1）晶振为 12 MHz （2）采用 CPLD 器件，为 ALTERA 的 EPM7064SL-44 （3）采用数码管
3、显示 二、二、硬件系统硬件系统设计设计 1 1、电路原理图：、电路原理图： 1.1 CPLD 核心电路 1.2 数码管显示电路 1.3 电源电路 1.4 LED 指示灯电路 2、管脚分配 管脚分配：CPLD 型号： FAMILY：MAX7000AE DEVICE：EPM7064AELC44-10 sys_clk : pin 43 / 12Mhz 4 个 LED 灯： led0 led3 : pin 14 16 17 18 8个 数 码 管 ： 8个 位 线 ： com0com3(dig0dig3) ： pin 34, 33 ， 31, 29, com4com7 (dig4dig7)：pin 2
4、8 , 27,26 , 25 8 个数据线：seg0seg 3: pin 36, 37 ,39, 40 seg4seg 7: pin 41, 4 , 5, 6 4 个按键：sw0sw3: pin 19, 20, 21, 24 3、设计方案设计方案 三、三、Verilog HDL 代码设计代码设计 module ds(clk,led,dig,seg); /输入 input clk; /输出 output3:0 dig; output7:0 seg; output4:0 led; /定义变量 reg24:0 count; reg15:0 miao; reg4:0 leden; reg7:0 seg_r; reg3:0 dig_r; reg3:0 disp_dat; reg sec; reg num; reg1:0 fla
