1、EDA 课程设计论文 第 1 页 共 20 页 课程设计（论文）任务书课程设计（论文）任务书 专业班级： 学生姓名: 指导教师（签名）： 一、课程设计（论文）题目一、课程设计（论文）题目 数字时钟 二、本次课程设计（论文）应达到的目的二、本次课程设计（论文）应达到的目的 课程设计（论文）是实践教学环节的重要组成部分，其目的是通过对相关理论知识的 应用和对相关软件的实际操作， 使学生能过更好地掌握课程内容以及相关编程的基本 技能，以更有效地达到教学目的，提高学生的专业素质。 三、本次课程设计（论文）任务的主要内容和要求（包括原始数据、技术三、本次课程设计（论文）任务的主要内容和要求（包括原始数据
2、、技术 参数、设计要求等）参数、设计要求等） 要求: 课程设计（论文）要求学生在认真复习教材的基础上，查阅相关资料、认真阅 读相关的设计要求，独立按时完成任务；课程设计的说明书、论文要求简洁、通顺、 计算正确，程序完整、清楚、规范。 主要内容: 数字时钟的基本 信息： 1、能够显示 1/10 秒、秒、分、时，数码管采用分时复用，有清零按健、 停止/开始按键。 2、熟练掌握各种计数器的使用，能用计数器构成十进制、六十进制、十 二进制等所需进制的计数器。 3、能用低位的进位输出构成高位的计数脉冲。 四、应收集的资料及主要参考文献：四、应收集的资料及主要参考文献： 可编程逻辑器件原理、开发与应用 赵
3、曙光 五、审核批准意见五、审核批准意见 教研室主任（签字）教研室主任（签字） EDA 课程设计论文 第 2 页 共 20 页 目 录 一、数字时钟设计的背景一、数字时钟设计的背景 .3 二、数字时钟设计的目的二、数字时钟设计的目的 .3 三、数字时钟的功能三、数字时钟的功能 .3 四、数字时钟的设计四、数字时钟的设计 .3 1设计思路. 3 1.1 数字时钟控制器的输入输出总体框图 3 1.2 数字时钟控制器的总体设计框图 4 2. 方案论证 . 4 2.1 数字钟设计方案论证. 4 3. 单元模块设计部分. 5 3.1 时钟分频模块 . 5 3.2 时分秒计时控制电路模块 6 3.3 译码显
4、示模块 15 4. 系统仿真 . 17 4.1 数字钟仿真图 17 4.2 数字钟原理图 . 17 五、课程设计总结五、课程设计总结. 19 EDA 课程设计论文 第 3 页 共 20 页 一、数字时钟设计的背景一、数字时钟设计的背景 本学期我们完成了EDA 技术基础课程的学习，相应的已经学习了有关的硬件 语言：VHDL 语言，通过课程学习过程中理论与实践的结合，已经对应用 VHDL 语 言和 EDA 技术来设计电路有一些了解。 二、数字时钟设计的二、数字时钟设计的目的目的 1.掌握多级计数器级联的原理和其设计方法； 2.掌握多个数码管显示的原理与方法； 3.掌握用 FPGA 技术的层次化设计方法； 4.进一步掌握用 VHDL 硬件描述语言的设计思想，熟练的用原理图方式或 VHDL 语言设计各种进制的数字计数器（6 进制、10 进制、12 进制）； 5.了解有关数字系统的
