欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    dsp数字信号处理课程设计报告8

    • 资源ID:1452429       资源大小:234.50KB        全文页数:11页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    dsp数字信号处理课程设计报告8

    1、 摘要: 基于 DSP 的系统设计过程中,最小系统的设计是整个系统设计的第一步,系统设 计总是从最小系统开始,逐步向系统应用扩展,最终实现以 DSP 为核心的大系统的设 计。因此,最小系统设计是 DSP 系统设计的关键。DSP 最小系统设计包括 DSP 电源设 计和地线的设计,JPTG 仿真口的设计,复位和时钟电路的设计,上拉和下拉引脚的设 计等。DSP 的典型应用于网络,无线通信家电,另外还有虚拟现实,噪声对消技术,电 机控制,图像处理等等。可以说 DSP 是现代信息产业的重要基石,它在网络时代的地 位与 CPU 在 PC 时代的地位是一样的。它是信息产业的重要基石。具有高速,专门为 运算密

    2、集型而设计,目前速度已达到亿次每秒。高可靠性,也就是高重复性,例 如雷达滤波器。性价比高等特点。 关键词:复位电路;时钟电路;JPTG 仿真口;电源;TMS3205402 目录目录 1 设计目的设计目的. 1 2 我的我的设计设计模块模块. 1 2.1 TM320C5402 1 2.2 JTAG 仿真接口的连接仿真接口的连接 . 2 2.3 引脚和测试信号引脚和测试信号 4 3 最小系统的测试最小系统的测试 4 4 C5402 DSP 最小系统最小系统 PROTEL 图(部分)图(部分). 5 总总 结结 7 参考文献参考文献. 8 DSP 系统开发与应用工程实习报告 1 1 设计目的设计目的

    3、 理解 DSP 系统开发的基本思路及方法,学习软硬件开发过程及资料收集与整理, 学会撰写课程设计报告,学会对所学知识进行总结与提高,复习 C 语言的使用理解, C54XX 汇编语言指令集。 2 我的我的设计模块设计模块 2.1 TM320C5402 TMS320VC5402 是 C5000 系列中性价比较高的一颗芯片。独特的 6 总线哈佛结构, 使其能够 6 条流水线同时工作,工作频率达到 100MHz。VC5402 除了使用 VC54x 系列 中常用的通用 IO 口(GeneralPurposeIO,简称 GPIO)外,还为用户提供了多个可选 的 GPIO:HPI8 和 McBSP。 TMS

    4、320VC5402(简称 VC5402)是 TI 公司的 C54X 家族的成员之一,它是基于 先进的改进哈佛结构的 16 位定点 DSP,拥有一条程序总线和 3 条数据总线。片内集成 有一个具有高度并行性的算术逻辑单元(ALU)、专有硬件逻辑、片内存储器和片内外设 等几部分.TMS320VC5402 的引脚图如图 1-1 所示。 图 2-1 TMS320VC5402 引脚图 C54x 的 CPU 结构包括:40 比特的 ALU ,其输入来 16 比特立即数、16 比特来自数据 DSP 系统开发与应用工程实习报告 2 存储器的数据、暂时存储器、T 中的 16 比特数、数据存储器中两 16 比特字、数据存储 器 32 比特字、 累加器中 40 比特字;2 个 40 比特的累加器 ,分为三个部分 ,保护位 39-32 比特 、 高位字 31 - 16 比特 、 低位字 15 - 0 比特 ;桶型移位器 ,可产生 0 到 31 比 特的左移或 0 到 16 比特的右移; 17 17 比特的乘法器 ,40 比特的加法器;比较选 择和存储单元 CSSU ;数据地址产生器 DA2 G


    注意事项

    本文(dsp数字信号处理课程设计报告8)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583