DSP课程设计--基于TM320VC5402语音采集压缩存储与回放
-
资源ID:1452425
资源大小:371KB
全文页数:18页
- 资源格式: DOC
下载积分:100金币
快捷下载

账号登录下载
三方登录下载:
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
|
DSP课程设计--基于TM320VC5402语音采集压缩存储与回放
1、 目 录 摘要 第 1 章 概述 . 1 1.1 设计目的 . 1 1.2 设计要求 . 1 第 2 章 系统硬件设计方案 . 2 2.1 TMS320VC5402 芯片的基本原理 . 2 2.2 语音采集与输出模块 . 4 第 3章 软件设计与系统仿真 . 5 3.1 软件设计流程图 5 3.2 CCS 操作过程 . 5 3.3 系统仿真 . 5 第 4章 课程设计总结. 8 参考文献 . 9 附录:源程序代码 10 1 第 1 章 概述 1.1 设计目的 在 CCS 环境下基于 TMS320VC5402 芯片的语音采集压缩存储与回放。通过这次 课程设计, 加深对 CCS 集成开发环境的以及
2、 DSP 试验系统箱的使用。 锻炼逻辑思维能 力、动手能力以及独立解决问题的能力,对以后更深入地学习和应用数字信号处理及 相关知识作准备。 1.2 设计要求 (1)了解 DSP 开发工具及其安装过程 (2)熟悉 DSP 开发软件 CCS 使用 (3)熟悉工程文件的建立方法、汇编程序开发调试过程 (4)熟悉常用 C5402 系列指令的用法 (5)在老师的指导下,独立完成课程设计的全部内容,并按要求编写课程设计论 文,能正确阐述和分析设计和实验结果。 2 第 2 章 系统硬件设计方案 2.1 TMS320VC5402 芯片的基本原理 TMS320VC5402 数字信号处理器是 TI 公司为实现低功
3、耗, 高速实时信号处理而 专门设计的 16 位定点数字信号处理器,采用改进的哈佛结构,具有高度的操作灵活 性和运行速度,适用于远程通信等实时嵌入式应用的需要。广泛应用于电子测试、电 子设计、模拟仿真、通信工程中。 TMS320VC5402 具有的主要优点如下: (1) 围绕一组程序总线、三组数据总线和四组地址总线而建立的改进哈佛结构, 提高了系统的多功能性和操作的灵活性。 (2) 具有高度的并行性和专用硬件逻辑的 CPU 设计,提高了芯片的性能。 (3) 具有完善的寻址方式和高度专业化指令系统,更适用于快速算法的实现和高 级语言编程的优化。 (4) 模块化结构设计,使派生器件得到了更快的发展。
4、 (5) 采用先进的 IC 制造工艺,降低了芯片的功耗,提高了芯片的性能。 (6) 采用先进的静态设计技术, 进一步降低了功耗, 使芯片具有更强的应用能力。 TMS320VC5402 主要有中央处理器 CPU,特殊功能寄存器,数据存储器 RAM, 程序存储器 ROM,I/O 接口功能,串行口,主机通信接口 HPI,定时器,中断系统等 10 部分组成。 各部分功能如下: (1) 中央处理器(CPU) 它是 DSP 芯片的核心,它有以下特点: (a) 采用多总线结构, 通过一组程序总线、 三组数据总线和四组地址总线来实现。 (b) 40 位算术逻辑运算单元 ALU,包括一个 40 位的桶形移位寄存器和两个独立 的 40 位累加器。 (c) 17 17 位并行乘法器,与 40 位专用加法器相连,可用于进行非流水线的单周 期乘法累加运算。 (d) 比较、选择、存储单元,可用于 Viterbi译码器的加法比较选择运算。 (e) 指数编码器,是一个支持单周期指令 EXP 的专用硬件。可以在一个周期内计 算 40 位累加器数值的指