欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOCX文档下载
    分享到微信 分享到微博 分享到QQ空间

    毕业论文--基于FPGA的信号发生器设计

    • 资源ID:1452187       资源大小:457.70KB        全文页数:36页
    • 资源格式: DOCX        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    毕业论文--基于FPGA的信号发生器设计

    1、 毕业设计(论文)毕业设计(论文) 设计(论文)题目:基于设计(论文)题目:基于 FPGAFPGA 的信号发生器设计的信号发生器设计 姓姓 名名 学学 号号 院院 系系 电气与电子工程学院电气与电子工程学院 专专 业业 电子信息科学与技术电子信息科学与技术 指导教师指导教师 基于 FPGA的信号发生器设计 i 目录 摘要 . iii Abstract iv 前言 . 1 1绪论. 3 1.1 FPGA简介 . 3 1.2 modelsim简介 5 1.3 DDS基本原理介绍 . 6 2设计方案. 8 2.1 总体设计方案 8 2.2方案论证 8 2.2.1方案一 8 2.2.2方案二 9 2.

    2、2.3方案三 9 2.3方案确定 9 3 硬件电路设计 11 3.1硬件设计注意事项 11 3.2 DA电路 11 3.3滤波电路 12 3.4硬件电路实现 13 4软件设计. 14 4.1波形产生模块 14 4.1.1正弦波 14 4.1.2方波 15 4.1.3 三角波 15 4.2频率控制模块 16 基于 FPGA的信号发生器设计 ii 4.3相位累加模块 17 4.4选择波形模块 17 4.5幅度控制模块 18 4.6软件设计总成 19 5 调 试 . 20 5.1设计及仿真调试使用设备 20 5.2 调试方法 20 5.2.1 硬件调试 20 5.2.2 软件调试 20 5.2.3

    3、综合调试 20 5.3 调试结果 21 5.3.1 软件仿真结果及分析 21 5.3.2 综合调试结果 24 总结 . 25 致谢辞 . 26 参考文献 . 27 附件 1 ROM生成源程序 28 附件 2 40位流水线加法器程序 30 基于 FPGA的信号发生器设计 iii 摘要摘要 信号发生器是数字设备运行工作中必不可少的一部分,没有良好的信号源,最 终就会导致系统不能够正常工作,更不必谈什么实现其它功能了。 本次论文主要研究了基于 FPGA 的函数信号发生器的设计思路与软硬件实现。 首先介绍了本次设计任务的总体设计方案,以及该方案中设计的知识点,所使用的 软件及硬件基本知识。在此基础上进

    4、行了硬件电路的设计,主要采用 DDS(直接数 字频率合成)方案,采用了 Altera公司的低成本 cyclone II系列 FPGA的 EP2C5QC8 作为核心芯片,构建了外围的 0832DA 转换电路,以及 1MHZ 低通滤波电路。再次 介绍系统软件的设计过程,给出了 FPGA 自底向上的设计思路,以及各个底层模块 的设计原理与思路分析,最后介绍了相关软件的应用知识。最后一段介绍了论文的 相关结论,进行仿真调试的过程。 关键词关键词:信号发生器;FPGA;Modelsim;Verilog语言 基于 FPGA的信号发生器设计 iv Abstract Signal generator is an essential part of digital equipment operation work, theres not a good signal source, will eventually lead to system cant normal work, more


    注意事项

    本文(毕业论文--基于FPGA的信号发生器设计)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583